集成电路总成中底部填充层的故障侦测的方法及装置制造方法及图纸

本发明专利技术涉及集成电路总成中底部填充层的故障侦测的方法及装置，具体揭示的是一种方法及电路，其能够侦测IC芯片总成的底部填充层中更小且早期阶段的故障。具体实施例包括提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。

【技术实现步骤摘要】

本揭露大体上关于设计及制作集成电路(IC)装置。本揭露尤其适用于在28纳米(nm)、20nm及14nm技术节点及更先进的技术节点，以侦测接合/底部填充层的缺陷/故障，该等接合/底部填充层用于将各种硅层彼此固定/接合，或固定/接合至衬底层。
技术介绍
大体上，在半导体装置制造时，包括多个装置(例如：晶体管、二极管等)的IC芯片/晶粒可包装于最终封装(例如：塑料壳体)中以免芯片损坏。芯片亦可当作裸晶粒(例如：倒装芯片)用于直接置放于电子装置的印刷电路板(PCB)上。可堆迭多个芯片以形成2.5维(2.5D)或3维(3D)IC芯片堆迭，接着可将该IC芯片堆迭包装成最终封装。接合/底部填充材料层通常是用于将单一芯片固定至衬底，或将多个芯片彼此固定，然后再固定到最终封装中的衬底上。图1A及图1B示意性绘示IC装置的实施例，其包括接合至衬底的IC芯片。图1A绘示3DIC芯片堆迭100的实施例，其包括IC芯片101、103及105。这些芯片藉由互连(interconnecting)元件107(例如：包括微凸块)互连以形成垂直堆迭，该垂直堆迭接着连接至封装衬底109，该封装衬底包括用于连接至PCB的连接元件111(例如：球栅阵列(ballgridarray,BGA))。如图所示，IC芯片101及103可包括前/顶金属层113及背/底金属层115，但IC芯片105仅包括前金属层113，其中金属层113及115各可代表多个金属层M-1至M-n。另外，IC芯片101、103及105包括硅层117，该硅层包括各种IC元件及电路。为求稳定性，底部填充层119可在介于IC芯片101、103及105之间的空间中使用，并且可在介于IC芯片101与衬底109之间的空间中使用。在IC封装中仅有一个芯片(例如：101)的情境中，底部填充层119会位于芯片101的下表面与衬底109的上表面之间。在芯片直接嵌装(例如：倒装芯片)到PCB上的情境中，底部填充层会位在介于芯片与PCB之间的空间中。在2D/2.5D/3D或倒装芯片应用的装配及封装程序中使用先进技术会引起与底部填充层相关联的各种问题/缺陷。举例而言，此等问题可包括底部填充材料不足或没有底部填充材料层的空洞区域、位在底部填充层中的裂纹、底部填充材料层从硅层或具有各种表面修饰条件或类似问题的衬底层脱离，其中故障可能导因于各种封装及整合程序的热量/应力。图1B绘示另一例示性IC装置，其中底部填充层119用于将芯片101接合至衬底109。在这项实施例中，另外用于侦测底部填充层119中的故障的测试与界面电路121可在芯片101及衬底109中实施；然而，此电路会增加芯片及衬底中的互连元件密度，导致两者中的功能性绕线空间缩减。另外，使用直流电(DC)测试连续的连接性可能不可靠，因为底部填充层中的故障(例如：空洞、裂纹等)会影响侦测故障时使用的电气测量结果(例如：漏电流)。目前诸如采用IC装置的X射线、使用红外线显微镜、或测试连接连续性等用以侦测底部填充层中故障的方法，可用于侦测尚未完全封装的IC结构的底部填充层的故障或缺陷。可用方法可能无法用来提供足够的解析度，及/或在侦测故障时可能非常慢。所以，此类方法在侦测底部填充层中更小或早期阶段的故障时可能没有效用。因此，需要一种方法及电路，其能够侦测各种IC芯片的底部填充层中更小且早期阶段的故障。
技术实现思路
本揭露的一态样是一种用于在IC装置中实施电路的方法，用于测量各种电气参数，以供侦测底部填充层中更小及早期阶段故障之用，该等底部填充层可将IC芯片彼此接合，及/或将该等IC芯片接合至IC封装衬底。本揭露的另一态样是一种位在IC装置中用于侦测底部填充层中更小及早期阶段故障的电路，该等底部填充层可将IC芯片彼此接合，及/或将该等IC芯片接合至IC封装衬底。本揭露的另外的态样及其它特征将会在以下说明中提出，并且对于审查以下内容的所属领域具有普通技术者将会显而易见，或可经由实践本揭露来学习。可如随附权利要求书中特别指出的内容来实现并且获得本揭露的优点。根据本揭露，一些技术功效可藉由一种方法来部分达成，该方法包括提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。一项态样包括至少部分基于与该发射器或接收器不对称耦合电容器相关联的电容、漏电流或其组合的变异来测定该等电气特性。在另一态样中，测定该等电气特性是至少部分基于透过该传输线的数据移送的变异。在一些态样中，形成该发射器不对称耦合电容器包括于该顶板的该下表面形成顶发射器元件，并于该底板的该上表面形成底发射器元件。在一项态样中，形成该接收器不对称耦合电容器包括于该顶板的该下表面形成顶接收器元件，并于该底板的该上表面形成底接收器元件。另一态样包括于该顶板的金属层中形成该顶发射器及接收器元件；以及于该底板的金属层中形成该底发射器及接收器元件。一些态样包括于该顶板中形成包括测试垫的测试系统界面，该等测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。在一项态样中，该顶板是硅层，而在另一态样中，该底板是衬底层或另一硅层。在一些态样中，该接合材料层中的该故障包括脱层、空洞、裂纹或其组合。根据本揭露，一些技术功效可部分藉由一种半导体装置来达成，该半导体装置包括：顶板，具有上表面与下表面，该下表面由接合材料层接合至底板的上表面；发射器及接收器不对称耦合电容器，位在该顶板与该底板之间；传输线，位在该底板中，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及包括测试垫的测试系统界面，位在该顶板中，该等测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。在一些态样中，该发射器不对称耦合电容器包括位于该顶板的该下表面的顶发射器元件，以及位于该底板的该上表面的底发射器元件。在另一态样中，该接收器不对称耦合电容器包括位于该顶板的该下表面的顶接收器元件，以及位于该底板的该上表面的底接收器元件。在一项态样中，该顶发射器及接收器元件是在该顶板的金属层中形成，并且该底发射器及接收器元件是在该底板的金属层中形成。在进一步态样中，该顶板是硅层。在一些态样中，该底板是衬底层或另一硅层。本揭露的另外的态样及技术功效经由以下详细说明对于所属
中具有通常知识者将会轻易地变为显而易见，其中本揭露的具体实施例单纯地藉由经深思用以实行本揭露的最佳模式的说明来描述。如将会了解的是，本揭露能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改，全都不会脱离本揭露。因此，图式及说明本质上要视为说明性，而不是作为限制。附图说明本揭露是在随附图式的附图中举例来说明，但非作为限制，图中相似的参考元件符号是指类似的元件，并且其中：图1A及图1B示意性绘示分别接合至衬底的3DIC芯片堆迭及单一IC芯片装置的实施例；图2A及图2B示意性绘示根据例示性具体实施例的IC芯片装置及所包括的电本文档来自技高网...

【技术保护点】
一种方法，其包含：提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。

【技术特征摘要】
2015.04.30 US 14/700,6391.一种方法，其包含：提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。2.如权利要求1所述的方法，其更包含：至少部分基于与该发射器或接收器不对称耦合电容器相关联的电容、漏电流或其组合的变异来测定该电气特性。3.如权利要求1所述的方法，其更包含：至少部分基于透过该传输线的数据移送的变异来测定该电气特性。4.如权利要求1所述的方法，其中，形成该发射器不对称耦合电容器包含：于该顶板的该下表面形成顶发射器元件，并于该底板的该上表面形成底发射器元件。5.如权利要求4所述的方法，其中，形成该接收器不对称耦合电容器包含：于该顶板的该下表面形成顶接收器元件，并于该底板的该上表面形成底接收器元件。6.如权利要求5所述的方法，其更包含：于该顶板的金属层中形成该顶发射器及接收器元件；以及于该底板的金属层中形成该底发射器及接收器元件。7.如权利要求1所述的方法，其更包含：于该顶板中形成包括测试垫的测试系统界面，该测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。8.如权利要求1所述的方法，其中，该顶板是硅层。9.如权利要求1所述的方法，其中，该底板是衬底层或另一硅层。10.如权利要求1所述的方法，其中，该接合材料层中的该故障包括脱层、空洞、裂纹或其组合。11.一种半导体装置，其包含：顶板，具有上表面与下表面，该下表面由接合材料层接合至底板的上表面；发射器及接收器不对称耦合电容器，位在该顶板与该底板之间；传输线，位在该底板中，该传输线连接该底板中的该发射器及...

【专利技术属性】
技术研发人员：高山，S·卡纳安，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY