半导体装置制造方法及图纸

一种半导体装置，具有第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的第3半导体区域、绝缘部、第1电极、栅极电极以及第2电极。第2半导体区域具有第1部分。第3半导体区域与第1部分在第2方向上排列。绝缘部的一侧与第1部分相接。绝缘部的另一侧与第3半导体区域相接。第1电极以及栅极电极被绝缘部包围。第1电极的至少一部分被第1半导体区域包围。栅极电极与第1电极隔开间隔设置。栅极电极在第2方向上与第2半导体区域相面对。第2电极设置在第3半导体区域之上。第2电极与第1电极以及第3半导体区域电连接。

【技术实现步骤摘要】
(相关申请的引用)本申请基于并主张2015年08月10日申请的在先日本专利第2015－158364号的优先权，其内容全部通过引用包含于此。
这里说明的实施方式一般来说涉及半导体装置。
技术介绍
MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)等半导体装置被用于例如电力控制。半导体装置的用途近年来扩展，同时与此相伴地在高温环境下使用的例正在增加。另一方面，在高温环境下使用了半导体装置的情况下，担心由热导致的半导体装置的破坏。
技术实现思路
实施方式提供一种能够抑制由热导致的破坏的半导体装置。根据一技术方案，半导体装置具有第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的第3半导体区域、绝缘部、第1电极、栅极电极和第2电极。第2半导体区域具有第1部分。多个第2半导体区域设置在第1半导体区域之上。第3半导体区域选择性地设置在第2半导体区域。第3半导体区域与第1部分排列在相对于从第1半导体区域朝向第2半导体区域的第1方向垂直的第2方向上。绝缘部设置在多个第2半导体区域之间。绝缘部的一侧与第1部分相接。绝缘部的另一侧与第3半导体区域相接。第1电极被绝缘部包围。第1电极的至少一部分被第1半导体区域包围。栅极电极与第1电极隔开间隔而设置。栅极电极被绝缘部包围。栅极电极在第2方向上与第2半导体区域相面对。第2电极设置在第3半导体区域之上。第2电极与第1电极以及第3半导体区域电连接。根据上述构成的半导体装置，能够提供一种可抑制由热导致的破坏的半导体装置。附图说明图1是表示涉及第1实施方式的半导体装置的一部分的立体剖面图。图2是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图3是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图4是表示涉及第1实施方式的变形例的半导体装置的一部分的剖面图。图5是表示涉及第2实施方式的半导体装置的一部分的立体剖面图。具体实施方式以下，参照附图说明本专利技术的各实施方式。另外，附图是模式的或概念的，各部分的厚度和宽度的关系、部分间的大小的比率等并不一定限于与现实的相同。并且，即使是表示相同的部分的情况，也有根据附图而相互的尺寸或比率不同地表示的情况。并且，在本申请说明书和各图中，对于与已说明者相同的要素赋予相同的符号而适当省略详细的说明。在各实施方式的说明中使用XYZ正交坐标系。将与半导体层S的表面平行的方向即相互正交的2方向设为X方向(第2方向)以及Y方向(第3方向)，将与这些X方向以及Y方向的双方都正交的方向设为Z方向(第1方向)。在以下的说明中，n+、n－以及p+、p的标记表示各导电型中的杂质浓度的相对高低。即，n+表示与n－相比n型的杂质浓度相对较高。并且，p+表示与p相比p型的杂质浓度相对较高。对于以下说明的各实施方式，也可以使各半导体区域的p型和n型反转而实施各实施方式。(第1实施方式)使用图1来说明涉及第1实施方式的半导体装置的一例。图1是表示涉及第1实施方式的半导体装置100的一部分的立体剖面图。半导体装置100例如是MOSFET。半导体装置100具有：n+型(第1导电型)的漏极区域5、n－型半导体区域1(第1半导体区域)、p型(第2导电型)的基底(base)区域2(第2半导体区域)、n+型源极区域3(第3半导体区域)、绝缘部20、场板电极11(第1电极)、栅极电极12、漏极电极31和源极电极32(第2电极)。源极电极32设置在半导体层S的表面FS上。漏极电极31设置在半导体层S的背面BS上。n+型漏极区域5设置在半导体层S中的背面BS侧。n+型漏极区域5与漏极电极31电连接。n－型半导体区域1设置在n+型漏极区域5之上。在n－型半导体区域1之上选择性地设有p型基底区域2。p型基底区域2在X方向上设有多个，各个p型基底区域2在Y方向上延伸。p型基底区域2具有设置在表面FS侧的第1部分2a。第1部分2a的p型杂质浓度可以与p型基底区域2的其他部分的p型杂质浓度相等，也可以比其高。n+型源极区域3选择性地设置在p型基底区域2。n+型源极区域3在X方向上设置有多个，各个n+型源极区域3在Y方向上延伸。n+型源极区域3在X方向上与p型基底区域2的第1部分2a排列着。第1部分2a和n+型源极区域3在X方向上交替地排列着。场板电极(以下称为FP电极)11以及栅极电极12被绝缘部20包围。FP电极11隔着绝缘部20而被n－型半导体区域1包围。栅极电极12设置在FP电极11的上方，在X方向上隔着绝缘部20而与p型基底区域2相面对。栅极电极12在Z方向(从n－型半导体区域1朝向p型基底区域2的方向)上与FP电极11隔开间隔。FP电极11、栅极电极12以及绝缘部20在X方向上设置有多个，分别在Y方向上延伸。绝缘部20具有第1面S1和与第1面S1相反一侧的第2面S2。第1面S1以及第2面S2是沿着Y方向以及Z方向的面。第1面S1的一部分与第1部分2a相接，第2面S2的一部分与n+型源极区域3相接。在p型基底区域2、n+型源极区域3以及绝缘部20之上设有源极电极32。源极电极32与p型基底区域2、n+型源极区域3以及FP电极11电连接。在漏极电极31被施加了相对于源极电极32为正的电压的状态下，通过对栅极电极12施加阈值以上的电压，MOSFET成为导通状态。此时，在p型基底区域2的绝缘部20附近的区域形成沟道(反型层)。在MOSFET为截止状态、且对漏极电极31施加了相对于源极电极32的电位为正的电位时，耗尽层从绝缘部20与n－型半导体区域1的界面朝向n－型半导体区域1扩展。这是因为，在栅极电极12之下设有与源极电极32连接着的FP电极11。通过该从绝缘部20与n－型半导体区域1的界面扩展的耗尽层，能够提高耐压。接着，使用图2以及图3来说明涉及第1实施方式的半导体装置100的制造方法的一例。图2以及图3是表示涉及第1实施方式的半导体装置100的制造工序的工序剖面图。首先，准备在n+型半导体层5a之上设置有n－型半导体层1a的半导体基板Sa。n+型半导体层5a以及n－型半导体层1a的主成分是硅、碳化硅、砷化镓或氮化镓等。以下，说明n+型半导体层5a以及n－型半导体层1a的主成分是硅的情况。接着，在n－型半导体层1a形成多个沟槽Tr。接着，如图2(a)所示那样，通过对n－型半导体层1a的上表面以及沟槽Tr的内壁进行热氧化，形成含有氧化硅的绝缘层21a。也可以在绝缘层21a之上还形成包含氮化硅的层。接着，在绝缘层21a之上形成含有多晶硅的导电层。通过对该导电层进行回蚀，形成设置在各个沟槽Tr的内部的FP电极11。接着，通过对FP电极11的上表面进行热氧化，形成绝缘层22a。接着，将比绝缘层22a靠上侧设置的绝缘层21a除去，使n－型半导体层1a的上表面以及沟槽Tr的内壁的一部分露出。通过对这些露出的面进行热氧化，如图2(b)所示形成绝缘层23a。绝缘层23a的膜厚例如比绝缘层21a的膜厚薄。接着，在绝缘层22a之上以及绝缘层23a之上形成导电层。通过对该导电层进行回蚀，形成设置在各个沟槽Tr的内部的栅极电极12。接着，形成覆盖n－型半导体层1a以及栅极电极12本文档来自技高网...

【技术保护点】
一种半导体装置，其中，具备：第1导电型的第1半导体区域；第2导电型的多个第2半导体区域，具有第1部分，设置在上述第1半导体区域之上；第1导电型的第3半导体区域，选择性地设置在上述第2半导体区域，在相对于从上述第1半导体区域朝向上述第2半导体区域的第1方向垂直的第2方向上与上述第1部分排列；绝缘部，设置在上述多个第2半导体区域之间，一侧与上述第1部分相接，另一侧与上述第3半导体区域相接；第1电极，被上述绝缘部包围，至少一部分被上述第1半导体区域包围；栅极电极，与上述第1电极隔开间隔而设置，被上述绝缘部包围，在上述第2方向上与上述第2半导体区域相面对；以及第2电极，设置在上述第3半导体区域之上，与上述第1电极以及上述第3半导体区域电连接。

【技术特征摘要】
2015.08.10 JP 2015-1583641.一种半导体装置，其中，具备：第1导电型的第1半导体区域；第2导电型的多个第2半导体区域，具有第1部分，设置在上述第1半导体区域之上；第1导电型的第3半导体区域，选择性地设置在上述第2半导体区域，在相对于从上述第1半导体区域朝向上述第2半导体区域的第1方向垂直的第2方向上与上述第1部分排列；绝缘部，设置在上述多个第2半导体区域之间，一侧与上述第1部分相接，另一侧与上述第3半导体区域相接；第1电极，被上述绝缘部包围，至少一部分被上述第1半导体区域包围；栅极电极，与上述第1电极隔开间隔而设置，被上述绝缘部包围，在上述第2方向上与上述第2半导体区域相面对；以及第2电极，设置在上述第3半导体区域之上，与上述第1电极以及上述第3半导体区域电连接。2.如权利要求1所述的半导体装置，上述绝缘部具有：第1面，沿着相对于上述第1方向以及上述第2方向垂直的第3方向、和上述第1方向；以及与上述第1面相反侧的第2面，上述第1面与上述第1部分相接，上述第2面与上述第3...

【专利技术属性】
技术研发人员：加藤浩朗，新井雅俊，吉冈千香子，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP