使用电容性元件来改善相位内插器的线性度制造技术

一种相位内插器，包括：耦合至供电电压的负载电阻器对；耦合至该负载电阻器对的多个分支，每个分支包括在源极端子处连接以形成源节点的差分晶体管对；多个尾电流源，每个尾电流源耦合至这些源节点之一；以及多个耦合电容器，每个耦合电容器耦合在该多个分支中的两个毗邻分支中的源节点之间。

【技术实现步骤摘要】
【国外来华专利技术】背景领域本专利技术涉及相位内插器，尤其涉及使用电容性元件来改善相位内插器的线性度。
技术介绍
接收机需要确定何时对从一个芯片传送到另一芯片或者从单个芯片内的一个核传送到另一核的数据信号进行采样。接收机使用与数据信号一起发送的时钟信号来进行该确定。然而，在具有较高的信号速率或者不存在显式时钟信号的系统中，接收机需要时钟对准电路，诸如锁相环(PLL)。基于相位内插器的时钟数据恢复电路(CDR)是一种替换系统，该系统可通过选择参考相位对并在它们之间进行内插来生成精确对准的时钟，以从串行化的数据信号中恢复数据。最常用的CDR架构之一是由两个环路(核心PLL和外围CDR环路)的级联构成的双环路结构。PLL生成多个相位，这些相位由CDR环路中的相位内插器用于在恢复出的时钟中引入受控相移。CDR环路的负反馈迫使恢复出的时钟相位处于所接收的数据的中间。虽然CDR架构的简化已导致它的广泛使用，但这种架构的缺点之一包括由于相位内插器的非线性造成的过度时钟抖动。在一个示例中，在图1示出的代表性传递函数中解说了相位内插器的非线性。理想地，最小相位步进等于φLSB，但内插器非线性引入了大得多的相位跳变φMAX，这使恢复出的时钟抖动严重降级。差分非线性(DNL)常常被用于衡量与理想步长的偏离。概述本专利技术提供了使用电容性元件来改善相位内插器的线性度。在一个实施例中，公开了一种相位内插器。该相位内插器包括：一对负载电阻器，其耦合至供电电压并且包括第一负载电阻器和第二负载电阻器；耦合至该对负载电阻器的多个分支，每个分支包括具有第一晶体管和第二晶体管的差分源耦晶体管对，第一晶体管在第一栅极端子处接收第一差分输入信号并且第二晶体管在第二栅极端子处接收与第一差分输入信号在相位上互补的第二差分输入信号，第一晶体管还具有第一漏极端子和第一源极端子并且第二晶体管还具有第二漏极端子和第二源极端子，第一源极端子连接至第二源极端子以形成源节点，该多个分支被配置成在第一输出端子处产生第一差分输出信号以及在第二输出端子处产生与第一差分输出信号互补的第二差分输出信号，其中第一输出端子连接至第一负载电阻器和第一漏极端子并且第二输出端子连接至第二负载电阻器和第二漏极端子；多个尾电流源，每个尾电流源耦合至这些源节点之一；以及多个耦合电容器，每个耦合电容器耦合在该多个分支中的两个毗邻分支中的源节点之间。在另一实施例中，公开了一种用于改善在多个分支中配置的相位内插器的线性度的方法。该方法包括：在相应的多个分支处接收多个差分输入信号，每个分支包括差分源耦晶体管对，并且每个差分输入信号具有所指派相位，其中源耦晶体管的源极端子被连接以形成源节点；通过控制流经每个分支的源节点的电流量来在该多个差分输入信号的所指派相位之间进行内插；以及在该多个分支中的毗邻分支对的源节点之间耦合电容。在另一实施例中，公开了一种用于改善在多个分支中配置的相位内插器的线性度的装备。该装备包括：用于在相应的多个分支处接收多个差分输入信号的装置，每个分支包括差分源耦晶体管对，并且每个差分输入信号具有所指派相位，其中源耦晶体管的源极端子被连接以形成源节点；用于通过控制流经每个分支的源节点的电流量来在该多个差分输入信号的所指派相位之间进行内插的装置；以及用于在该多个分支中的毗邻分支对的源节点之间耦合电容的装置。本专利技术的其它特征和优点将从通过示例解说本专利技术的诸方面的本描述而变得明了。附图简述本专利技术的细节(就其结构和操作两者而言)可通过研究所附的附图来部分收集，其中类似的附图标记指代类似的部分，并且其中：图1在代表性传递函数中解说了相位内插器的非线性；图2是示出具有彼此异相90度的四个输入信号(In1+、In2+、In3+、In4+)的典型相位内插器的功能框图；图3是根据一个实施例的在电流编码方案中配置的相位内插器的示意图；图4是被配置为具有数目n个开关和单位(unit)电流源的n位电流源的尾电流源；图5解说了电流编码方案的输出相位传递函数。图6是根据一个实施例的在使用电容性元件的电流编码方案中配置的相位内插器的示意图；图7是根据一个实施例的在尺寸编码方案中配置的相位内插器的示意图；图8是根据一个实施例的包括用于导通或关断n个差分晶体管对的一组n个开关的一个分支的示意图；图9是根据一个实施例的图8中所解说的一个分支的示意布局；图10是标绘针对理想线性情形(实线)、电流编码方案(虚线)和尺寸编码方案(点划线)的输出相位的相位传递函数；图11是根据一个实施例的在将电流编码方案与尺寸编码方案进行组合的组合方案中配置的相位内插器的示意图；图12是示出针对理想线性情形(实线)、电流编码方案(虚线)、尺寸编码方案(点划线)和组合方案(点线)的输出相位的标绘的相位传递函数；图13A是针对包括理想目标情形(实直线)、电流编码方案(虚线)、尺寸编码方案(实曲线)和组合方案(点线)的不同编码方案的相位误差的绝对值的标绘；图13B是随着因子K而变化的最大相位误差的标绘；以及图14是根据另一实施例的在将使用电容器元件的电流编码方案与尺寸编码方案进行组合的组合方案中配置的相位内插器的示意图。详细描述如上所述，虽然基于相位内插器的时钟数据恢复(CDR)电路的简化已导致其广泛使用，但这种架构的缺点之一包括由于CDR内的相位内插器的非线性造成的过度时钟抖动。如本文描述的某些实施例提供通过组合电流编码方案和尺寸编码方案来改善相位内插器的线性度。在阅读本描述之后，如何在各种实现和应用中实现本专利技术将变得显而易见。虽然本文将描述本专利技术的各种实现，但要理解，这些实现是仅作为示例而非限制来给出的。因此，对各种实现的该详细描述不应当被解读成限制本专利技术的范围或广度。相位内插器或相位旋转器接收多个具有不同相位的差分输入信号并在这些相位之间进行内插，以产生具有期望相位的差分输出信号。在生成时钟信号时，信号的相位被调整以使得时钟信号的转变发生在数据信号的中间(“眼”)(此时数据不在转变)附近。图2是示出具有彼此异相90度的四个输入信号(In1+、In2+、In3+、In4+)的典型相位内插器200的功能框图。通常，这些信号被假定为正弦信号。由此，如果In1+信号(Clk0°)被表示为sin(ωt)，则In2+信号(Clk90°)被表示为cos(ωt)，In3+信号(Clk180°)被表示为-sin(ωt)，并且In4+信号(Clk270°)被表示为-cos(ωt)。图3是根据一个实施例的在电流编码方案中配置的相位内插器300的详细示意图。在图3所解说的实施例中，相位内插器300包括两个负载电阻器R1和R2以及四个分支310、320、330、340。每个分支包括接收差分输入信号的差分源耦晶体管对。第一分支310包括接收异相180度的差分输入信号In1+和In1-的差分源耦晶体管对M1、M2。晶体管M1的漏极端子通过R1连接到供电电压(VDD)，并且晶体管M2的漏极端子通过R2连接到VDD。第一分支310还包括尾电流源(Icc1)。第二分支320包括接收异相180度的差分输入信号In2+和In2-的差分源耦晶体管对M3、M4。如上所述，输入信号In2+(Clk90°)与In1+(Clk0°)异相90度。由此，相位内插器300使用第一和第二分支在输入信号In1+本文档来自技高网...

【技术保护点】
一种相位内插器，包括：负载电阻器对，所述负载电阻器对耦合至供电电压并且包括第一负载电阻器和第二负载电阻器；耦合至所述负载电阻器对的多个分支，每个分支包括具有第一晶体管和第二晶体管的差分源耦晶体管对，所述第一晶体管在第一栅极端子处接收第一差分输入信号并且所述第二晶体管在第二栅极端子处接收与所述第一差分输入信号在相位上互补的第二差分输入信号，所述第一晶体管还具有第一漏极端子和第一源极端子并且所述第二晶体管还具有第二漏极端子和第二源极端子，所述第一源极端子连接至所述第二源极端子以形成源节点，所述多个分支被配置成在第一输出端子处产生第一差分输出信号以及在第二输出端子处产生与所述第一差分输出信号互补的第二差分输出信号，其中所述第一输出端子连接至所述第一负载电阻器和所述第一漏极端子并且所述第二输出端子连接至所述第二负载电阻器和所述第二漏极端子；多个尾电流源，每个尾电流源耦合至所述源节点之一；以及多个耦合电容器，每个耦合电容器耦合在所述多个分支中的两个毗邻分支中的源节点之间。

【技术特征摘要】
【国外来华专利技术】2014.06.09 US 14/300,1191.一种相位内插器，包括：负载电阻器对，所述负载电阻器对耦合至供电电压并且包括第一负载电阻器和第二负载电阻器；耦合至所述负载电阻器对的多个分支，每个分支包括具有第一晶体管和第二晶体管的差分源耦晶体管对，所述第一晶体管在第一栅极端子处接收第一差分输入信号并且所述第二晶体管在第二栅极端子处接收与所述第一差分输入信号在相位上互补的第二差分输入信号，所述第一晶体管还具有第一漏极端子和第一源极端子并且所述第二晶体管还具有第二漏极端子和第二源极端子，所述第一源极端子连接至所述第二源极端子以形成源节点，所述多个分支被配置成在第一输出端子处产生第一差分输出信号以及在第二输出端子处产生与所述第一差分输出信号互补的第二差分输出信号，其中所述第一输出端子连接至所述第一负载电阻器和所述第一漏极端子并且所述第二输出端子连接至所述第二负载电阻器和所述第二漏极端子；多个尾电流源，每个尾电流源耦合至所述源节点之一；以及多个耦合电容器，每个耦合电容器耦合在所述多个分支中的两个毗邻分支中的源节点之间。2.如权利要求1所述的相位内插器，其特征在于，所述每个尾电流源被配置为多个单位电流源和多个开关，并且其中每个单位电流源是使用所述多个开关中的相应开关来导通或关断的。3.如权利要求2所述的相位内插器，其特征在于，在所有所述多个分支中在任一时间导通的单位电流源的总数等于单个分支中的单位电流源的总数。4.如权利要求2所述的相位内插器，其特征在于，所述每个分支的所述第一差分输入信号被指派由将360度均等地除以所述多个分支的总数产生的特定相位，并且其中两个毗邻分支中的单位电流源被导通以产生具有在所述两个毗邻分支的特定相位之间的期望相位的所述第一差分输出信号。5.如权利要求4所述的相位内插器，其特征在于，在所述两个毗邻分支中的每个分支中导通的单位电流源与所述期望相位离所述两个毗邻分支的特定相位中的任一个相位有多接近成比例。6.如权利要求1所述的相位内插器，其特征在于，所述每个耦合电容器的值与所述差分源耦晶体管对的栅源电容相当。7.如权利要求6所述的相位内插器，其特征在于，所述每个耦合电容器的值在约10到300毫微微法拉的范围中。8.一种用于改善在多个分支中配置的相位内插器的线性度的方法，所述方法包括：在相应的多个分支处接收多个差分输入信号，每个分支包括差分源耦晶体管对，并且每个差分输入信号具有所指派相位，其中所述源耦晶体...

【专利技术属性】
技术研发人员：L·孙，Z·朱，X·孔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US