一种高速视频数据采集显示系统及显示方法技术方案

本发明专利技术公开了一种高速视频数据采集显示系统及显示方法，包括FPGA控制器以及与其相连的报警模块，所述FPGA控制器通过摄像头配置模块及SCCB总线连接OV7607摄像头，且OV7607摄像头将采集的数据信息传输至FPGA控制器，所述FPGA控制器通过VGA接口连接投影仪/显示器，通过JTAG接口连接CPU，由前段摄像头(OV7670)进行数据采集并将数据存储到FPGA的内部RAM中，利用FPGA实现快速读写及收发控制，并通过Nios Ⅱ控制CPU将采集到的数据控制在VGA显示屏上，使用verilog硬件描述语言对SCCB总线进行初始化，将从摄像头采集到的数据转存到FPGA内部RAM中，在时钟脉冲的激发下，不断将实时数据信息保存下来，达到高度匹配兼容性，实现了高效高速的数据采集功能。

【技术实现步骤摘要】

本专利技术涉及网络视频监控
，具体为一种高速视频数据采集显示系统及显示方法。
技术介绍
数字信号处理技术的快速发展给现代处理机设计带来了生机，与此同时复杂而庞大的数据处理和传输任务，也使处理机的设计面临着极大的挑战。在图像采集、视频信号处理等诸多领域，高效高速的数据传输方案成为设计传输的难点。
技术实现思路
针对以上问题，本专利技术提供了一种高速视频数据采集显示系统及显示方法，通过在传统的视频数据采集的基础上增加数据采集的速率以及改善视频清晰度的的功能，可以有效解决
技术介绍
中的问题。为实现上述目的，本专利技术提供如下技术方案：一种高速视频数据采集显示系统，包括FPGA控制器以及与其相连的报警模块，所述FPGA控制器通过摄像头配置模块及SCCB总线连接OV7607摄像头，且OV7607摄像头将采集的数据信息传输至FPGA控制器，所述FPGA控制器通过VGA接口连接投影仪/显示器，所述FPGA控制器通过JTAG接口连接CPU。优选的，FPGA控制器采用NiosⅡ内核作为系统的控制单元。另外本专利技术还设计了一种高速视频数据采集显示系统的显示方法，包括如下步骤：(1)通过摄像头配置模块将OV7607摄像头传出的速率从25MHz转为50MHz，并利用PLL实现倍频；(2)使用verilog硬件描述语言对SCCB总线进行初始化，将从摄像头采集到的数据转存到FPGA内部RAM中，在时钟脉冲的激发下，不断将实时数据信息保存下来，达到高度匹配兼容性；(3)同时对采集模块获取的信息根据预设确定所监控状态是否需要报警，如需报警，则由报警模块产生报警信号。与现有技术相比，本专利技术的有益效果是：(1)图像采集和图像处理模块全部由VerilogHDL语言描述硬件并实现，利用了FPGA并行处理的优势，提高了数据采集速率；(2)系统利用总线模式实现了软件与硬件协同工作，提高了处理速度并方便了软硬件的升级与优化；(3)从摄像头视频图像采集，再到数据存储在内部RAM中，以及将NiosⅡ内核作为系统的控制单元，都采用了数字化的通信方式，实现系统的数字化，节省内部逻辑资源，大大降低了开发与应用成本。附图说明图1为本专利技术结构示意图；图2为本专利技术视频显示效果图；图3为本专利技术输出仿真时序图；图4为本专利技术板级仿真图。图中：1-FPGA控制器；2-报警模块；3-摄像头配置模块；4-SCCB总线；5-OV7607摄像头；6-VGA接口；7-投影仪/显示器；8-JTAG接口；9-CPU。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例：请参阅图1，本专利技术提供一种技术方案：一种高速视频数据采集显示系统，包括FPGA控制器1以及与其相连的报警模块2，所述FPGA控制器1通过摄像头配置模块3及SCCB总线4连接OV7607摄像头5，且OV7607摄像头5将采集的数据信息传输至FPGA控制器1，所述FPGA控制器1通过VGA接口6连接投影仪/显示器7，所述FPGA控制器1通过JTAG接口8连接CPU9；FPGA控制器1采用NiosⅡ内核作为系统的控制单元。由OV7670摄像头进行数据采集并将数据存储到FPGA的内部RAM中，利用FPGA实现快速读写及收发控制，并通过NiosⅡ控制CPU将采集到的数据控制在VGA显示屏上，实现了高效高速的数据采集功能。该系统的显示方法，包括如下步骤：(1)通过摄像头配置模块将OV7607摄像头传出的速率从25MHz转为50MHz，并利用PLL实现倍频；(2)使用verilog硬件描述语言对SCCB总线进行初始化，将从摄像头采集到的数据转存到FPGA内部RAM中，在时钟脉冲的激发下，不断将实时数据信息保存下来，达到高度匹配兼容性；(3)同时对采集模块获取的信息根据预设确定所监控状态是否需要报警，如需报警，则由报警模块产生报警信号。具体的，FPGA控制模块主要对FPGA的内部RAM进行模式配置及初始化操作。RAM模块配置用NiosⅡ控制CPU来实现。同时模式设置正确才能够进入期望的工作模式。当图像数据存入缓存单元后，然后进行信号的采集取样与比较。若与预设阀值有差别，则激活干扰模块。CPU主要用NiosⅡ内核作为系统的控制单元，对采集模块获取的信息根据预设确定所监控状态是否需要报警，如需报警，则由报警模块产生报警信号，并向信号收发模块发送报警信息。投影仪/显示器采用VGA进行视频图像显示。采用了Verilog语言实现快速读取RAM中的数据，实现了视频数据实时显示，视频显示效果图如图2所示。与其它设计方法的实验比较：在同样的实验环境下，将本文实验结果与USB总线的高速视频采集系统进行比较，可以看出：本文提供的方法每秒中传输的图片帧数较多，传输的速率相对较快。同样，将本文实验结果与基于RocketI/O的视频数据采集系统进行比较，可以看出：本文提供的方法漏帧的机率低，不会出现假同步。并且本文的刷新速率相对较快，显示视频流畅。综合测试实验结果与上述对比表明:从摄像头视频图像采集，到报警信号传输都采用数字化的传输方式，大大简化了采集设备和通信方式。在处理大量视频数据的同时，本设计在同一幅图片里漏帧的机率低。显示画面清晰,刷新速率快,实现了高速率的实时数据采集。本实验的仿真图如图3所示。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种高速视频数据采集显示系统，其特征在于，包括FPGA控制器(1)以及与其相连的报警模块(2)，所述FPGA控制器(1)通过摄像头配置模块(3)及SCCB总线(4)连接OV7607摄像头(5)，且OV7607摄像头(5)将采集的数据信息传输至FPGA控制器(1)，所述FPGA控制器(1)通过VGA接口(6)连接投影仪/显示器(7)，所述FPGA控制器(1)通过JTAG接口(8)连接CPU(9)。

【技术特征摘要】
1.一种高速视频数据采集显示系统，其特征在于，包括FPGA控制器(1)以及与其相连的报警模块(2)，所述FPGA控制器(1)通过摄像头配置模块(3)及SCCB总线(4)连接OV7607摄像头(5)，且OV7607摄像头(5)将采集的数据信息传输至FPGA控制器(1)，所述FPGA控制器(1)通过VGA接口(6)连接投影仪/显示器(7)，所述FPGA控制器(1)通过JTAG接口(8)连接CPU(9)。2.根据权利要求1所述的一种高速视频数据采集显示系统，其特征在于，FPGA控制器(1)采用Nio...

【专利技术属性】
技术研发人员：吴丹丹，
申请(专利权)人：安徽师范大学，
类型：发明
国别省市：安徽;34