使用存储器容量压缩的存储器控制器，以及相关的基于处理器的系统和方法技术方案

本文所揭示的方面包含使用存储器容量压缩的存储器控制器，以及相关的基于处理器的系统和方法。在某些方面，使用可提供存储器容量压缩的经压缩存储器控制器。在一些方面，可使用基于线的存储器容量压缩方案，其中执行物理地址PA到物理缓冲器地址的额外翻译，以允许系统存储器中在所述物理缓冲器地址处的经压缩数据用于高效经压缩数据存储。还可使用翻译旁视缓冲器TLB来存储包括对应于所述系统存储器中的物理缓冲器地址的PA标记的TLB条目，以更高效地执行所述PA到所述系统存储器中的所述物理缓冲器地址的所述翻译。在某些方面，可使用基于线的存储器容量压缩方案、基于页的存储器容量压缩方案，或混合的基于线‑页的存储器容量压缩方案。

【技术实现步骤摘要】
【国外来华专利技术】优先权申请本申请案主张2014年5月21日申请且标题为“使用存储器容量和/或带宽压缩的存储器控制器，以及相关的基于处理器的系统和方法(MEMORYCONTROLLERSEMPLOYINGMEMORYCAPACITYAND/ORBANDWIDTHCOMPRESSION,ANDRELATEDPROCESSOR-BASEDSYSTEMSANDMETHODS)”的第62/001,545号美国临时专利申请案的优先权，所述专利申请案以全文引用的方式并入本文中。本申请案还主张2014年12月16日申请且标题为“使用存储器容量和/或带宽压缩的存储器控制器，以及相关的基于处理器的系统和方法(MEMORYCONTROLLERSEMPLOYINGMEMORYCAPACITYAND/ORBANDWIDTHCOMPRESSION,ANDRELATEDPROCESSOR-BASEDSYSTEMSANDMETHODS)”的第62/092,326号美国临时专利申请案的优先权，所述专利申请案以全文引用的方式并入本文中。本申请案还主张2014年12月16日申请且标题为“结合下一读取地址预取使用存储器容量和/或带宽压缩的存储器控制器，以及相关的基于处理器的系统和方法(MEMORYCONTROLLERSEMPLOYINGMEMORYCAPACITYAND/ORBANDWIDTHCOMPRESSIONWITHNEXTREADADDRESSPREFETCHING,ANDRELATEDPROCESSOR-BASEDSYSTEMSANDMETHODS)”的第62/092,409号美国临时专利申请的优先权，所述专利申请以全文引用的方式并入本文中。本申请案还主张2015年5月19日申请且标题为“使用存储器容量压缩的存储器控制器，以及相关的基于处理器的系统和方法(MEMORYCONTROLLERSEMPLOYINGMEMORYCAPACITYCOMPRESSION,ANDRELATEDPROCESSOR-BASEDSYSTEMSANDMETHODS)”的第14/716,001号美国专利申请案的优先权，所述专利申请案以全文引用的方式并入本文中。
本专利技术的技术大体上涉及计算机存储器系统，且尤其涉及用于提供具有到存储器的存储器存取接口的中央处理单元(CPU)的计算机存储器系统中的存储器控制器。
技术介绍
微处理器在广泛多种应用程序中执行计算任务。典型的微处理器应用程序包含一或多个中央处理单元(CPU)，其执行软件指令。所述软件指令指示CPU从存储器中的位置取数据，使用取到的数据来执行一或多个CPU操作，并产生结果。所述结果接着可存储在存储器中。举例来说，此存储器可为在CPU本地的高速缓冲存储器、在CPU块中的CPU之间的共享本地高速缓冲存储器，在多个CPU块之间的共享高速缓冲存储器，或微处理器的主存储器。就此来说，图1是包含基于CPU的系统12的示例性芯片上系统(SOC)10的示意图。在此实例中，基于CPU的系统12包含多个CPU块14(1)到14(N)，其中“N”等于所要的任何数目的CPU块14。每一CPU块块14(1)到14(N)分别含有两个CPU16(1)、16(2)，以及共享层级2(L2)高速缓冲存储器18(1)到18(N)。还提供共享等级3(L3)高速缓冲存储器20，用于存储由CPU块14(1)到14(N)中的任一者使用或在其之间共享的高速缓存的数据。提供内部系统总线22，其允许CPU块14(1)到14(N)中的每一者存取共享L3高速缓冲存储器20以及其它共享资源。可通过内部系统总线22由CPU块14(1)到14(N)存取的其它共享资源可包含存储器控制器24，用于存取主、外部存储器(例如双速率动态随机存取存储器(DRAM)(DDR))、外围装置26、其它存储装置28、快速外围部件互连标准(PCI)(PCI-e)接口30、直接存储器存取(DMA)控制器32和IMC34。随着在图1中的基于CPU的系统12中执行的基于CPU的应用程序的复杂性和性能增加，共享L2高速缓冲存储器18和共享L3高速缓冲存储器20，以及可通过所述存储器控制器24存取的外部存储器的存储器容量要求也可增加。然而，在基于CPU的系统中提供额外存储器容量增加了集成电路上的存储器所需的成本和面积。举例来说，如果基于CPU的系统，例如图1中的基于CPU的系统12提供于SOC中，那么添加额外的存储器容量可增加SOC封装。可使用数据压缩来增加基于CPU的系统的有效存储器容量，而不增加物理存储器容量。然而，数据压缩可减少CPU存储器存取时间，且因此降低CPU性能，因为数据以经压缩形式存储，且于是必须在存储器存取期间解压缩。因此，增加基于CPU的系统的存储器容量，同时随和基于CPU的应用程序的复杂性和性能要求增加，减少物理存储器大小的增加，同时也最小化对CPU性能的影响将是合意的。
技术实现思路
本文所揭示的方面包含使用存储器容量压缩的存储器控制器，以及相关的基于处理器的系统和方法。在某些方面，使用可提供存储器容量压缩的经压缩存储器控制器。在一些方面，可使用基于线的存储器容量压缩方案，其中执行物理地址(PA)到物理缓冲器地址的额外翻译，以允许系统存储器中在物理缓冲器地址处的经压缩数据用于高效经压缩数据存储。还可使用翻译旁视缓冲器(TLB)来存储包括对应于系统存储器中的物理缓冲器地址的PA标记的TLB条目，以更高效地执行PA到系统存储器中的物理缓冲器地址的翻译。在某些方面，可使用基于线的存储器容量压缩方案、基于页的存储器容量压缩方案，或混合的基于线-页的存储器容量压缩方案。可使用特殊存储器压缩容量方案，例如零线压缩，来进一步优化数据压缩。在这点上，在一个方面中，提供经压缩存储器控制器。经压缩存储器控制器包括存储器接口，其经配置以存取系统存储器。经压缩存储器控制器还包括经压缩控制器。经压缩控制器经配置以接收存储器存取请求，其包括将经由系统总线在系统存储器中存取的PA。经压缩控制器进一步经配置以基于PA到主目录中的条目中的物理缓冲器地址的映射，将接收到的存储器存取请求中的接收到的PA翻译为物理缓冲器地址，所述主目录包括各自对应于系统存储器中的PA的多个物理缓冲器地址。经压缩控制器还经配置以基于物理缓冲器地址来存取系统存储器，以执行接收到的存储器存取请求。在另一方面，提供经压缩存储器控制器。经压缩存储器控制器包括用于存取系统存储器的装置，以及用于压缩的装置。所述用于压缩的装置是用于接收包括将经由系统总线在系统存储器中存取的PA的存储器存取请求。所述用于压缩的装置还用于经由存储器接口基于所述PA存取系统存储器，以执行接收到的存储器存取请求。所述用于压缩的装置还用于基于PA到主目录中的条目中的物理缓冲器地址的映射，将接收到的存储器存取请求中的接收到的PA翻译为物理缓冲器地址中，所述主目录包括各自对应于系统存储器中的PA的多个物理缓冲器地址。所述用于压缩的装置还用于存取系统存储器中的物理缓冲器地址，以执行接收到的存储器存取请求。在另一方面，提供一种压缩对基于中央处理单元(CPU)的系统中的系统存储器的存储器存取请求的数据的方法。所述方法包括接收存储器存取请求，其包括将经由系统总线在系本文档来自技高网...

【技术保护点】
一种经压缩存储器控制器，其包括：存储器接口，其经配置以存取系统存储器；以及经压缩控制器，其经配置以：接收存储器存取请求，其包括将经由系统总线在所述系统存储器中存取的物理地址PA；基于所述PA到主目录中的条目中的物理缓冲器地址的映射，将所述接收到的存储器存取请求中的所述接收到的PA翻译为所述物理缓冲器地址，所述主目录包括各自对应于所述系统存储器中的PA的多个物理缓冲器地址；以及基于所述物理缓冲器地址存取所述系统存储器，以执行所述接收到的存储器存取请求。

【技术特征摘要】
【国外来华专利技术】2014.05.21 US 62/001,545;2014.12.16 US 62/092,326;1.一种经压缩存储器控制器，其包括：存储器接口，其经配置以存取系统存储器；以及经压缩控制器，其经配置以：接收存储器存取请求，其包括将经由系统总线在所述系统存储器中存取的物理地址PA；基于所述PA到主目录中的条目中的物理缓冲器地址的映射，将所述接收到的存储器存取请求中的所述接收到的PA翻译为所述物理缓冲器地址，所述主目录包括各自对应于所述系统存储器中的PA的多个物理缓冲器地址；以及基于所述物理缓冲器地址存取所述系统存储器，以执行所述接收到的存储器存取请求。2.根据权利要求1所述的经压缩存储器控制器，其中所述经压缩控制器经配置以基于到所述物理缓冲器地址的偏移以及与所述主目录中的所述条目相关联的长度来存取所述系统存储器，以执行所述接收到的存储器存取请求。3.根据权利要求1所述的经压缩存储器控制器，其中所述经压缩控制器经配置以接收所述存储器存取请求，其包括写入数据，以及包括待写入所述系统存储器的所述PA的存储器写入操作；所述经压缩控制器进一步经配置以：将在所述存储器写入操作中接收到的所述写入数据压缩成经压缩写入数据；基于所述经压缩写入数据，确定所述系统存储器中用于所述存储器写入操作的可用物理缓冲器地址；以及所述经压缩存储器控制器经配置以基于所述所确定的可用物理缓冲器地址来存取所述系统存储器，以存储用于所述存储器写入操作的所述经压缩写入数据。4.根据权利要求3所述的经压缩存储器控制器，其中所述经压缩控制器进一步经配置以更新所述主目录，以将用于所述存储器写入操作的所述物理缓冲器地址存储在所述主目录的对应于所述PA的所述条目中。5.根据权利要求3所述的经压缩存储器控制器，其中所述经压缩存储器控制器经配置以通过进一步经配置以存储到所述物理缓冲器地址的偏移以及与所述主目录中的所述条目相关联的长度来更新所述主目录。6.根据权利要求3所述的经压缩存储器控制器，其中所述经压缩控制器进一步经配置以确定用于所述存储器写入操作的所述写入数据是否为固定模式；如果用于所述存储器写入操作的所述写入数据为所述固定模式，则所述经压缩控制器经配置以：更新所述主目录中对应于所述PA的所述条目，以指示用于所述存储器写入操作的所述固定模式；以及不在所述系统存储器中的所述物理缓冲器地址处写入用于所述存储器写入操作的所述经压缩写入数据。7.根据权利要求3所述的经压缩存储器控制器，其中所述主目录中的所述条目进一步包括池指示符，其基于所述PA到所述物理缓冲器地址的所述映射，指示所述系统存储器中的物理缓冲器池；其中所述经压缩控制器经配置以：确定所述物理缓冲器池中对应于用于所述存储器写入操作的所述物理缓冲器地址中的所述池指示符的所述可用物理缓冲器地址；以及存取对应于所述系统存储器中的所述物理缓冲器地址中的所述池指示符的所述物理缓冲器池，以基于所述物理缓冲器地址，将用于所述存储器写入操作的所述经压缩写入数据存储在所述系统存储器中。8.根据权利要求7所述的经压缩存储器控制器，其中所述经压缩控制器经配置以存取对应于所述系统存储器中的所述物理缓冲器地址中的所述池指示符的所述物理缓冲器池，以基于从所述物理缓冲器地址的偏移，将用于所述存储器写入操作的所述经压缩写入数据存储在所述系统存储器中。9.根据权利要求7所述的经压缩存储器控制器，其中所述经压缩控制器经配置以从对应于所述物理缓冲器池的指示所述系统存储器中的至少一个自由物理缓冲器地址的自由节点列表，确定所述物理缓冲器池中用于所述存储器写入操作的所述可用物理缓冲器地址。10.根据权利要求9所述的经压缩存储器控制器，其中如果所述经压缩控制器进一步经配置以告知操作系统OS所述自由节点列表中的可用物理缓冲器地址的数目何时低于经定义阈值。11.根据权利要求9所述的经压缩存储器控制器，其中响应于确定所述物理缓冲器池中的所述可用物理缓冲器地址，所述经压缩控制器经配置以将至少一个自由物理缓冲器从所述自由节点列表拉入用于所述可用物理缓冲器地址的本地拉动缓冲器。12.根据权利要求9所述的经压缩存储器控制器，其中所述自由节点列表存储在所述系统存储器中。13.根据权利要求1所述的经压缩存储器控制器，其中所述经压缩控制器经配置以：接收所述存储器存取请求，其包括包含待在所述系统存储器中读取的所述PA的存储器读取操作；基于用来读取经压缩读出数据的所述物理缓冲器地址来存取所述系统存储器；将所述经压缩读取数据解压缩为未经压缩的读取数据；以及在所述系统总线上提供所述未经压缩的读取数据，以用于所述存储器读取操作。14.根据权利要求13所述的经压缩存储器控制器，其中所述经压缩控制器进一步经配置以确定用于所述存储器读取操作的读取数据是否包含预定义固定模式；如果用于所述存储器读取操作的所述经压缩读取数据包含所述预定义固定模式，则所述经压缩控制器进一步经配置以不基于用来读取所述经压缩读取数据的所述物理缓冲器地址存取所述系统存储器。15.根据权利要求1所述的经压缩存储器控制器，其中所述经压缩控制器经配置以：将所述接收到的存储器存取请求中的所述接收到的PA翻译为所述主目录中的所述物理缓冲器地址，所述主目录包括由多个数据线组成的所述系统存储器中的数据线地址；以及存取所述系统存储器中的所述数据线地址，以执行所述接收到的存储器存取请求。16.根据权利要求15所述的经压缩存储器控制器，其中所述主目录中的所述条目进一步包括池指示符，其基于所述PA到所述物理缓冲器地址的所述映射，指示所述系统存储器中的多个不同大小的物理缓冲器池之中的物理缓冲器池。17.根据权利要求16所述的经压缩存储器控制器，其中存储器存取请求由存储器写入操作组成，且所述经压缩控制器经配置以基于用于可用物理缓冲器地址的存储器写入操作的压缩线大小，在所述多个不同大小的物理缓冲器池之中选择所述物理缓冲器池。18.根据权利要求17所述的经压缩存储器控制器，其中如果所述选定物理缓冲器池不包含任何可用物理缓冲器地址，则所述经压缩控制器经配置以选择经指派以从指派给较大物理缓冲器的另一物理缓冲器池分配所述物理缓冲器地址的所述物理缓冲器池。19.根据权利...

【专利技术属性】
技术研发人员：马托伊斯·科内利斯·安东尼乌斯·阿德里安努斯·黑德斯，纳塔瑞詹·维颜纳森，C·B·韦里利，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US