具有选择性的蚀刻停止衬层的自对准栅极系紧接触制造技术

本发明专利技术涉及一种具有选择性的蚀刻停止衬层的自对准栅极系紧接触。一种用于形成栅极系紧的方法，包括露出有源区以形成沟渠接触开口并形成沟渠接触于其中。在沟渠接触上以及相邻栅极结构的间隙壁上形成蚀刻停止层。沉积层间电介质(ILD)以填充在该蚀刻停止层之上。打开该层间电介质及在该栅极结构的一侧上的蚀刻停止层，以提供露出的蚀刻停止层部分。凹陷该栅极结构以露出栅极导体。移除该露出的蚀刻停止层部分。沉积导电材料以提供下到该栅极结构的该一侧上的沟渠接触的自对准接触，以形成下到栅极导体的栅极接触，以及在该栅极导体与该自对准接触之间形成位于有源区之上的层间电介质内的水平连接。

【技术实现步骤摘要】

本专利技术涉及半导体工艺，更具体地是涉及一种栅极系紧结构(tie-downstructures)，其允许有源区中的栅极接触并且可以减少相邻接点与栅极导体之间的短路。
技术介绍
在传统的互补金属氧化物半导体(complementarymetaloxidesemiconductor,CMOS)工艺中，栅极接触在浅沟隔离(shallowtrenchisolation,STI)区上形成。在器件(device)设计中栅极接触连接栅极线(gateline)至上金属层。在许多情况下，在STI区中提供栅极接触会导致大量的芯片面积的损失。栅极系紧结构或区域提供该栅极接触与源极/漏极(S/D)区接触之间的连接。栅极系紧结构的形成可能会导致在S/D区的硅化物区或与相邻栅极的导电材料之间的短路。部分是因为在这些结构与相邻的导电体之间的电介质材料的微小间距所致。
技术实现思路
一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区；在沟渠接触开口中形成沟渠接触，并在该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁(spacer)上形成蚀刻停止层。沉积层间电介质(interleveldielectric,ILD)以填充在该沟渠接触开口中的该蚀刻停止层之上以及在相邻该沟渠接触的栅极结构之上。打开该层间电介质及在该栅极结构的一侧上的蚀刻停止层，以提供露出的蚀刻停止层部分。凹陷(recess)该栅极结构以移除帽盖层(caplayer)、凹陷一个间隙壁及露出栅极导体。移除露出的停止层部分。沉积导电材料以提供下到该栅极结构的该一侧上的该沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。另一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区；在该沟渠接触开口中沉积第一导电材料；凹陷该第一导电材料以在该沟渠接触开口中形成沟渠接触；在该电介质材料上、该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上保形地沉积蚀刻停止层；在该蚀刻停止层之上形成平坦化(planarizing)材料；自顶面平坦化以移除该平坦化材料及该蚀刻停止层；自形成在该沟渠接触上的蚀刻停止部分移除该平坦化材料；沉积层间电介质(ILD)以填充在该蚀刻停止部分之上及相邻该沟渠接触的该栅极结构之上；打开该层间电介质及在该栅极结构的一侧的该蚀刻停止部分以提供露出的蚀刻停止层部分；凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体；移除该露出的蚀刻停止层部分；以及沉积第二导电材料，以提供下到该栅极结构的该一侧上的沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。栅极系紧结构包括：栅极结构包括栅极导体及栅极间隙壁；沟渠接触形成在该栅极结构的侧面上；以及蚀刻停止层部分形成在该栅极结构的一侧上的栅极间隙壁上及在该栅极结构的该一侧上的该沟渠接触之上。第一层间电介质(ILD)经配置成掩埋该栅极结构，而第二层间电介质(ILD)具有厚度并形成在该第一层间电介质上及该蚀刻停止层部分上方。自对准接触连接至该栅极结构的另一侧上的该沟渠接触。栅极接触连接该栅极导体。水平连接位于形成在有源区之上的该第二层间电介质的该厚度范围内，并连接该栅极导体及形成在该栅极结构的该另一侧上的栅极间隙壁之上的该自对准接触。这些与其它特征及优点从说明性实施例的以下详细描述将变得显而易见，这些实施例要结合附图来阅读。附图说明本专利技术将以优选的实施例提供以下描述的细节，参照以下附图，其中：图1是半导体器件的剖视图，其根据本专利技术原理形成栅极结构在层间电介质(ILD)内；图2是图1的半导体器件的剖面图，其根据本专利技术原理形成相邻栅极结构的沟渠接触开口以露出有源区；图3是图2的半导体器件的剖面图，其根据本专利技术原理示出在沟渠开口中形成导电材料；图4是图3的半导体器件的剖面图，其根据本专利技术原理示出平坦化导电材料；图5是图4的半导体器件的剖面图，其根据本专利技术原理示出凹陷导电材料以形成沟渠接触；图6是图5的半导体器件的剖面图，其根据本专利技术原理示出保形地沉积蚀刻停止层；图7是图6的半导体器件的剖面图，其根据本专利技术原理示出形成在蚀刻停止层之上的平坦化材料；图8是图7的半导体器件的剖面图，其根据本专利技术原理示出平坦化该平坦化材料及蚀刻停止层；图9是图8的半导体器件的剖面图，其根据本专利技术原理示出从蚀刻停止层部分移除平坦化材料；图10是图9的半导体器件的剖面图，其根据本专利技术原理示出在蚀刻停止层部分上及栅极结构之上形成顶部ILD；图11是图10的半导体器件的剖面图，其根据本专利技术原理示出对顶部ILD的开口蚀刻并形成自对准接触开口；图12是图11的半导体器件的剖面图，其根据本专利技术原理示出蚀刻栅极接触开口；图13是图12的半导体器件的剖面图，其根据本专利技术原理示出移除蚀刻停止部分；图14是图13的半导体器件的剖面图，其根据本专利技术原理示出沉积导电材料，并平坦化该导电材料及顶部ILD，以形成具有栅极接触、连接(在顶部ILD中)及自对准接触的栅极系紧结构；以及图15是根据本专利技术原理示出用于形成栅极系紧的方法的方框/流程图。具体实施方式根据本专利技术原理，提供一个栅极系紧结构及制造方法。该栅极系紧结构提供能与自对准接触(CA)抗短路而不与沟渠硅化物(TS)接触抗短路的栅极接触(CB)。栅极接触提供在晶体管器件中采用的栅极结构的栅极导体(PC)的连接。在一些情况下，栅极导体可以连接到源极或漏极区，这被称为栅极系紧。根据本专利技术原理的栅极系紧可以设置在有源区之上而不会有传统结构的短路问题。本专利技术原理提供用于形成具有蚀刻停止层(例如高k电介质)的栅极系紧的方法及结构，以封装源极/漏极接触。蚀刻停止层防止穿透到相邻栅极导体。此外，栅极系紧包括一个自对准至源极/漏极接触的栅极接触。该系紧结构提供栅极接触，该栅极接触可以“飞越(fly)”源极/漏极接触，使得设计得以更紧凑以节省宝贵的芯片面积。例如，栅极系紧结构可以允许在有源区(AA)上或之上。该栅极接触结构使得栅极接触飞越源极/漏极接触以减少布局的面积。栅极系紧结构可以使用在存储器件中，例如，静态随机存取存储器(SRAM)、处理器、或其它芯片器件。应当理解，本专利技术将以给定的示例性架构的术语来描述；然而，其它架构、结构、衬底材料与工艺的特征及步骤可以在本专利技术的范围内变化。还应当理解，当诸如层、区域或衬底的组件被称为在另一组件“上”或“之上”时，它可以是直接在另一组件上方或可以存在中间组件。相对而言，当一个组件对另一组件称作“直接在上”或“直接之上”时，则不存在中间组件。还应当理解，当一个组件被称为“连接”或“耦合”到另一组件时，它可以直接连接或耦合到另一组件或可以存在中间组件。相对地，当一个组件被称为“直接连接”或“直接耦合”到另一组件时，则不存在中间组件。本专利技术的实施例可以被包括在集成电路或集成电路设计中。一种用于集成电路芯片的设计可能在图形计算器编程语言中创建，并且存储在计算器存储介质(如磁盘、磁带、实体硬盘或者虚拟硬盘，如在存储存取网络中)中。如果设计者不本文档来自技高网...

【技术保护点】
一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区，并形成沟渠接触于其中；在该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上形成蚀刻停止层；沉积层间电介质(ILD)以填充在该沟渠接触开口中的该蚀刻停止层之上以及在相邻该沟渠接触的该栅极结构之上；打开该层间电介质及在该栅极结构的一侧上的该蚀刻停止层，以提供露出的蚀刻停止层部分；凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体，并且移除该露出的蚀刻停止层部分；以及沉积导电材料以提供下到该栅极结构的该一侧上的该沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。

【技术特征摘要】
2015.08.10 US 14/822,4901.一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区，并形成沟渠接触于其中；在该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上形成蚀刻停止层；沉积层间电介质(ILD)以填充在该沟渠接触开口中的该蚀刻停止层之上以及在相邻该沟渠接触的该栅极结构之上；打开该层间电介质及在该栅极结构的一侧上的该蚀刻停止层，以提供露出的蚀刻停止层部分；凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体，并且移除该露出的蚀刻停止层部分；以及沉积导电材料以提供下到该栅极结构的该一侧上的该沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。2.如权利要求1所述的方法，其中，余留与该栅极结构的该一侧相对的该蚀刻停止层及该栅极结构的相应间隙壁，以防止该沟渠接触的一个与该栅极导体之间的短路。3.如权利要求1所述的方法，其中，该露出的蚀刻停止层部分防止相邻栅极结构的间隙壁被侵蚀，以防止该沟渠接触的一个与相邻栅极结构的栅极导体之间的短路。4.如权利要求1所述的方法，其中，该层间电介质包括该栅极结构的该帽盖层上方的厚度，且该栅极导体与该自对准接触之间的该水平连接是在该层间电介质的厚度范围内形成的。5.如权利要求1所述的方法，其中，余留栅极间隙壁以允许该自对准接触与该栅极接触之间的接触，并防止该沟渠接触与该栅极导体之间的接触。6.如权利要求1所述的方法，其中，该蚀刻停止层包括高k电介质材料。7.一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区；在该沟渠接触开口中沉积第一导电材料；凹陷该第一导电材料以在该沟渠接触开口中形成沟渠接触；在该电介质材料上、该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上保形地沉积蚀刻停止层；在该蚀刻停止层之上形成平坦化材料；自顶面平坦化以移除该平坦化材料及该蚀刻停止层；自形成在该沟渠接触上的蚀刻停止部分移除该平坦化材料；沉积层间电介质(ILD)以填充在该蚀刻停止部分之上及相邻该沟渠接触的该栅极结构之上；打开该层间电介质及在该栅极结构的一侧上的该蚀刻停止部分以提供露出的蚀刻停止层部分；凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体；移除该露出的蚀刻停止层部分；以及沉积第二导电材料，以提供下到该栅极结构的该一侧上的该沟渠接触的...

【专利技术属性】
技术研发人员：S·C·范，L·W·利布曼，谢瑞龙，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY