基于负微分电阻的存储器制造技术

描述了一种存储器位单元，包括：储存节点；存取晶体管，该存取晶体管耦合到储存节点；电容器，该电容器具有耦合到储存节点的第一端子；以及一个或多个负微分电阻器件，该一个或多个负微分电阻器件耦合到储存节点，以使得存储器位单元不具有接地线或电源线的其中之一或两者。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
密集和高性能嵌入式存储器是用于高性能中央处理单元(CPU)、图形处理单元(GPU)、和片上系统(SoC)的基本要素。静态随机存取存储器(SRAM)是通常使用的存储器，但是其在先进的工艺节点处并未很好地缩放至低电源电压(例如，小于1V)。在单元尺寸为SRAM位单元尺寸的三分之一的情况下，嵌入式动态随机存取存储器(EDRAM)是替代一些应用的有吸引力的存储器。然而，EDRAM也具有挑战，这是因为其必须经常被刷新(例如，每1ms或更短)。在刷新期间，EDRAM位单元的值被读取并被重新写入至其满电压电平。刷新消耗了显著的动态功率并减少了用于EDRAM阵列的读和写操作的可用带宽。附图说明根据以下给出的具体实施方式并且根据本公开内容的各实施例的附图，将更充分地理解本公开内容的实施例，然而，其不应当被理解为将本公开内容限于具体实施例，而是仅用于解释和理解。图1例示了根据本公开内容的一个实施例的基于负微分电阻(NDR)器件的存储器位单元的高水平电路。图2A-图2C例示了示出NDR二极管和相关联的电路的I-V特性的图。图3A例示了根据本公开内容的一个实施例的具有n型晶体管的基于NDR器件的存储器位单元。图3B例示了根据本公开内容的一个实施例的具有n型晶体管的基于NDR器件的存储器位单元的布局的顶视图。图4A-图4B例示了根据本公开内容的一个实施例的具有p型晶体管的基于NDR器件的存储器位单元。图5例示了根据本公开内容的一个实施例的图3A中的基于NDR器件的存储器位单元阵列的布局的顶视图。图6A例示了根据本公开内容的一个实施例的图3B中的基于NDR器件的存储器位单元的布局的横截面。图6B例示了根据本公开内容的一个实施例的图3B中的基于NDR器件的存储器位单元的布局的另一个横截面。图7A-图7B例示了根据本公开内容的一个实施例的具有n型晶体管的基于单个NDR器件的存储器位单元。图8A-图8B例示了根据本公开内容的一个实施例的具有p型晶体管的基于单个NDR器件的存储器位单元。图9例示了根据本公开内容的一个实施例的具有与NDR器件成对的晶体管以形成锁存元件的基于单个NDR器件的存储器位单元。图10例示了根据本公开内容的一个实施例的具有TFET晶体管的基于NDR器件的存储器位单元。图11是根据本公开内容的一个实施例的具有基于NDR器件的存储器的智能设备或计算机系统或SoC(片上系统)。具体实施方式一些实施例描述了一种存储器位单元，其包括：储存节点；存取晶体管，该存取晶体管耦合到储存节点；电容器，其具有第一端子，该第一端子耦合到储存节点；以及一个或多个负微分电阻(NDR)器件，其耦合到储存节点，以使得存储器位单元不具有接地线或电源线或两者。在一个实施例中，一个或多个NDR器件包括以下各项中的一项：江崎二极管；共振遂穿二极管；或遂穿FET(TFET)。一些实施例使用遂穿器件的NDR特性连同1T-1C(一个晶体管、一个电容器)位单元以创建EDRAM位单元大小的器件，但不需要刷新(即，类似于不使用刷新的SRAM位单元)。在一个实施例中，基于NDR的位单元形成抵消位单元的电容器的漏电并允许位单元静态地保持其状态的紧凑型电路和布局。因此，与EDRAM设计相比，一些实施例使得刷新操作不必要，使得位单元表现为静态RAM。此外，静态地保持储存节点上的状态的能力改变了存取晶体管和电容器的设计局限以实现这些器件的另外的缩放。在一个实施例中，位单元的布局使用NDR器件的垂直布置以节省面积。在一个实施例中，位单元重新使用WL(字线)和PL(电容器背板线)作为NDR器件电流宿(currentsinks)，以通过减少位单元中的整体金属布线来减小单元尺寸。根据所描述的各实施例，其它技术效果将显而易见。在以下描述中，讨论了许多细节以提供对本公开内容的实施例的更透彻的解释。然而，对于本领域技术人员而言将显而易见的是，在没有这些具体细节的情况下，可以实施本公开内容的实施例。在其它实例中，用框图形式而不是详细示出了公知的结构和器件，以便避免混淆本公开内容的实施例。应当指出，在实施例的对应的附图中，用线代表信号。一些线可能较粗，以指示更多组成的信号路径，和/或在一个或多个端部处具有箭头，以指示主信息流动方向。这些指示并非旨在是限制的。然而，结合一个或多个示例性实施例使用线以促进对电路或逻辑单元的较容易的理解。如通过设计需求或偏好指示的，任何所表示的信号可以实际上包括可以在任何方向上行进并可以利用任何适当类型的信号方案来实现的一个或多个信号。贯穿本说明书并且在权利要求书中，术语“连接”表示在所连接的物体之间的直接电连接，而不需要任何中间器件。术语“耦合”表示所连接的物体之间的直接电连接以及通过一个或多个无源或有源中间器件的间接连接。术语“电路”表示被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。术语“缩放”通常指代将设计(图和布局)从一个工艺技术转换到另一个工艺技术并随后在布局面积上有所减小。术语“缩放”通常还指代在相同技术节点内缩小布局和器件的尺寸。术语“缩放”还可以指代相对于另一个参数(例如，电源电平)来调整(例如，减慢或加速—即，相应地按比例缩小或放大)信号频率。术语“基本上”、“接近”、“大约”、“近似于”和“约”通常指代在目标值的+/-20％内。除非另外指出，使用序数词“第一”、“第二”和“第三”、等等描述共同的对象仅仅指示所指代的类似对象的不同实例，而并非旨在暗示这样描述的对象必须以给定顺序，不管是时间上的、空间上的、顺序上的还是以任何其它方式。出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极、和体端子。晶体管还包括三栅极和FinFET晶体管、环栅柱形晶体管、遂穿FET(TFET)、方形引线、或矩形带状晶体管或实施类似碳纳米管或自旋电子器件的晶体管功能的其它器件。MOSFET对称源极和漏极端子即是相同的端子并在此互换使用。在另一方面，TFET器件具有非对称的源极和漏极端子。本领域技术人员将意识到，在不脱离本公开内容的范围的情况下，可以使用其它晶体管(例如，双极结型晶体管—BJTPNP/NPN、BiCMOS、CMOS、eFET、等等)。术语“MN”指示n型晶体管(例如，NMOS、NPNBJT、等等)并且术语“MP”指示p型晶体管(例如，PMOS、PNPBJT、等等)。图1例示了根据本公开内容的一个实施例的基于NDR器件的存储器位单元的高水平电路100。在一个实施例中，电路100包括一个或多个晶体管101、一个或多个NDR器件102和103、储存节点(SN)、和晶体管104。在此，用于NDR器件103的虚线框和虚线指示可选的器件和连接线。然而，如参照各实施例所描述的，其它选择也是可能的。具有NDR特性的器件在低电压下比在高电压下呈现较高的电导。各种材料和器件结构呈现NDR特性，包括：江崎二极管、共振遂穿二极管、TFET。在低电压下的最大电流与较高电压下的最小电流的比率被称为峰谷比(PVR)；并且，在其下观察到这些电流水平的电压分别被本文档来自技高网...

【技术保护点】
一种存储器位单元，包括：储存节点；存取晶体管，所述存取晶体管耦合到所述储存节点；电容器，所述电容器具有耦合到所述储存节点的第一端子；以及一个或多个负微分电阻器件，所述一个或多个负微分电阻器件耦合到所述储存节点，以使得所述存储器位单元不具有接地线或电源线的其中之一或两者。

【技术特征摘要】
【国外来华专利技术】1.一种存储器位单元，包括：储存节点；存取晶体管，所述存取晶体管耦合到所述储存节点；电容器，所述电容器具有耦合到所述储存节点的第一端子；以及一个或多个负微分电阻器件，所述一个或多个负微分电阻器件耦合到所述储存节点，以使得所述存储器位单元不具有接地线或电源线的其中之一或两者。2.根据权利要求1所述的存储器位单元，其中，所述一个或多个负微分电阻器件包括以下各项的其中之一：江崎二极管；共振遂穿二极管；或者遂穿FET(TFET)。3.根据权利要求1所述的存储器位单元，其中，所述存取晶体管具有栅极端子，所述栅极端子耦合到字线。4.根据权利要求3所述的存储器位单元，其中，所述一个或多个负微分电阻器件是具有耦合到所述字线的第一端子、以及耦合到所述储存节点的第二端子的单个器件。5.根据权利要求3所述的存储器位单元，其中，所述一个或多个负微分电阻器件包括：第一负微分电阻器件，所述第一负微分电阻器件具有耦合到所述字线的第一端子、以及耦合到所述储存节点的第二端子；以及第二负微分电阻器件，所述第二负微分电阻器件具有耦合到所述储存节点的第一端子、以及耦合到电源节点的第二端子。6.根据权利要求3所述的存储器位单元，其中，所述一个或多个负微分电阻器件包括：第一负微分电阻器件，所述第一负微分电阻器件具有耦合到所述字线的第一端子、以及耦合到所述储存节点的第二端子；以及第二负微分电阻器件，所述第二负微分电阻器件具有耦合到所述储存节点的第一端子、以及耦合到所述电容器的第二端子的第二端子。7.根据权利要求1所述的存储器位单元，其中，所述存取晶体管耦合到位线。8.根据权利要求1所述的存储器位单元，其中，所述存取晶体管是以下晶体管中的一个：p型晶体管；或者n型晶体管。9.根据权利要求1所述的存储器位单元，其中，所述电容器被形成为以下电容器中的一个：基于晶体管的电容器；金属电容器；或者金属电容器和基于晶体管的电容器的组合。10.根据权利要求1所述的存储器位单元，其中，所述存取晶体管包括第一TFET和第二TFET。11.根据权利要求10所述的存储器位单元，其中，所述第一TFET的源极端子耦合到所述第二TFET的漏极端子，并且其中，所述第一TFET的漏极端子耦合到所述第二TFET的源极端子。12.根据权利要求1所述的存储器位单元，其中，所述一个或多个负微分电阻器件是单个负微分电阻器件，并且其中，所述存储器位单元还包括耦合到所述储存节点的晶体管，所述晶体管与所述存取晶体管分隔开。13.根据权利要求12所述的存储器位单元，其中，所述晶体管的栅极端子将由参考电压来偏...

【专利技术属性】
技术研发人员：D·H·莫里斯，U·E·阿维奇，R·里奥斯，I·A·扬，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US