结晶多纳米片应变沟道FET及其制造方法技术

技术编号:14679027 阅读:165 留言:0更新日期:2017-02-22 11:58
一种场效应晶体管,包括具有应变结晶半导体沟道区的主体层以及在沟道区上的栅极堆叠。栅极堆叠包括与沟道区晶格失配的结晶半导体栅极层以及在栅极层和沟道区之间的结晶栅电介质层。相关的器件和制造方法也被讨论。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术构思涉及半导体器件,更具体地,涉及半导体场效应晶体管器件。
技术介绍
包括III-V沟道材料的III-V半导体基MOSFET可以具有良好的CV/I特性和在低电压下的相对高的电流。这可以归因于在沟道中可获得的相对高的迁移率以及对于一些半导体/金属组合的相对低的寄生电阻。高迁移率可以至少部分地归因于相对低的电子有效质量。由于在许多III-V半导体中的有效质量的各向同性性质,所以量子限制质量也可以是小的,这可以导致可以是宽的且可以穿入包围沟道的栅电介质层中的电子波函数。栅电介质层可以是在沟道上的非晶层和/或可以使沟道与非晶栅电极分离。在典型结晶沟道的表面上的这样的非晶层的存在可以导致载流子散射(典型地称为表面粗糙(SR)散射),这可以限制受限电子的迁移率。包括III-V沟道材料的一些III-V半导体基MOSFET可以包括在沟道周围的结晶缓冲层,诸如,磷化铟(InP)。结晶缓冲层可以具有足以使结晶沟道与非晶层分离并且帮助减小载流子散射的厚度。然而,由于栅电极和沟道反型层的增大的分离,导致这样的缓冲层可以使器件的短沟道性能劣化。因此,结晶缓冲层的使用会将III-VMOSFET的使用限制于相对长的栅极长度(例如,大于约40nm)。
技术实现思路
技术问题由于纳米片的(关于finFET)改善的静电学和可堆叠性,IV族半导体基MOSFET,诸如Si和SiGe纳米片晶体管,可以是低于10nm技术的一个选择。然而,改善关于finFET的DC性能会需要相对宽的纳米片以在期望的布局区域中实现足够的Ieff并且需要期望数量的堆叠纳米片层。由于高选择性蚀刻会要求相对于另一类纳米片(例如SiGe或Si)底切一类纳米片(例如Si或SiGe),所以这会在产生用期望类型的纳米片材料形成的期望的导电沟道上存在加工困难。另外,蚀刻工艺会临时产生围绕纳米片的自由表面,导致任意内在应变弛豫,这会限制纳米片的性能。问题的解决方案根据专利技术构思的一些实施方式,一种场效应晶体管包括具有多个独立栅控的导电沟道的纳米片堆叠。该独立栅控的导电沟道分别包括结晶半导体沟道层、在沟道层上的结晶栅电介质层、和在栅电介质层上与沟道层相对的结晶半导体栅极层。纳米片堆叠通过其的所述层中的层之间的晶格失配而受应变(strained)。在一些实施方式中,结晶沟道层、结晶栅电介质层和结晶栅极层可以是异质外延层。在一些实施方式中,场效应晶体管可以是n型器件,结晶沟道层包括硅(Si)。在一些实施方式中,场效应晶体管可以是p型器件,结晶沟道层包括硅锗(SiGe)。在一些实施方式中,结晶电介质层可以是氟化钙(CaF2)、硫化锌(ZnS)、氧化镨(Pr2O3)和/或氧化钆(Gd2O3)。在一些实施方式中,场效应晶体管可以是n型器件,结晶栅极层可以是掺杂的硅锗(SiGe)。在一些实施方式中,场效应晶体管可以是p型器件,结晶栅极层可以是掺杂的硅(Si)。根据专利技术构思的另外实施方式,一种场效应晶体管包括:主体层,包括结晶半导体沟道区域;和在沟道区上的栅极堆叠。栅极堆叠包括与沟道区晶格失配的结晶半导体栅极层,和在栅极层与沟道区之间的结晶栅电介质层。在一些实施方式中,在沟道区和栅极堆叠之间的界面可以没有非晶材料。例如,栅电介质层可以是直接在沟道区上的高k结晶绝缘层。在一些实施方式中,栅极层可以直接在栅电介质层上。沟道区和栅极层可以是异质外延应变的半导体层。在一些实施方式中,沟道区和栅极层可以是不同的IV族材料,栅极层可以相对于沟道区被重掺杂。在一些实施方式中,沟道区和栅极层中的一个可以是压缩应变的硅锗(SiGe),沟道区和栅极层中的另一个可以是拉伸应变的硅(Si)。在一些实施方式中,栅极层可以包括在沟道区的相反表面上的相应的结晶半导体栅极层,栅电介质层可以包括在相应的栅极层与沟道区的相反表面之间的相应的栅电介质层。在一些实施方式中,包括栅极堆叠和主体层的结构可以被重复堆叠以定义多个独立栅控的沟道区,沟道区和栅极层中的应变在整个所述结构中可以保持。在一些实施方式中,该结构可以具有大于大约30纳米但小于大约100纳米的宽度。沟道区可以通过具有小于约3纳米厚度的栅电介质层与栅极层分离。在一些实施方式中,沟道区和/或栅极层可以具有小于约10nm的各自的厚度。在一些实施方式中,在沟道区的相反表面上的相应的栅极层可以是主要栅极层。次要栅极层可以设置在沟道区的相反表面之间的沟道区的至少一个侧壁上。次要栅极层可以由金属材料或掺杂的多晶材料形成。在一些实施方式中,多个独立栅控的沟道区可以定义从基板突出的鳍状物,次要栅极层可以在鳍状物的相反侧壁上以及在其间的表面上延伸。在一些实施方式中,非晶绝缘层可以将沟道区的侧壁与次要栅极层分离,次要栅极层可以导电地联接到所有的主要栅极层。在一些实施方式中,源极区/漏极区可以设置在所述沟道区的相反端上并且导电地联接到所述沟道区并且相邻于在沟道区上的栅极堆叠。非晶绝缘层可以将栅极层的相反侧壁与源极区/漏极区分离。根据专利技术构思的其他实施方式,一种制造场效应晶体管的方法,包括提供包括结晶半导体沟道区的主体层、和在沟道区上提供栅极堆叠。栅极堆叠包括与沟道区晶格失配的结晶半导体栅极层和在栅极层与沟道区之间的结晶栅电介质层。在一些实施方式中,栅电介质层可以是直接形成在沟道区上的高k结晶半导体层。沟道区和栅极层可以是应变的半导体层。在一些实施方式中,沟道区、栅电介质层和栅极层可以通过异质外延生长形成。在一些实施方式中,沟道区和栅极层可以由不同的IV族材料形成,栅极层可以相对于沟道区被重掺杂。在一些实施方式中,沟道区和栅极层中的一个可以是压缩应变的硅锗(SiGe),沟道区和栅极层中的另一个可以是拉伸应变的硅(Si)。在一些实施方式中,在提供栅极堆叠时,相应的栅电介质层和在其上的相应的栅极层可以形成在沟道区的相反表面上。在一些实施方式中,提供栅极堆叠和主体层可以包括形成一结构,该结构包括重复地堆叠栅极堆叠和主体层以定义多个独立栅控的沟道区。在一些实施方式中,在沟道区的相反表面上的相应的栅极层可以是主要栅极层,次要栅极层可以形成在沟道区的相反表面之间在沟道区的至少一个侧壁上。次要栅极层可以由金属材料或掺杂的多晶材料形成。在一些实施方式中,多个独立栅控的沟道区可以定义从基板突出的鳍状物,次要栅极层可以形成在鳍状物的相反侧壁上以及在其间的表面上。在一些实施方式中,在形成次要栅极层之前,沟道区的侧壁可以被选择性地凹进以在其中定义凹陷,非晶绝缘层可以形成在沟道区的侧壁中的凹陷中。非晶绝缘层可以将沟道区与次要栅极层分离。在一些实施方式中,主要栅极层的相反侧壁可以被选择性地凹进以在其中定义相应的凹陷区,非晶绝缘层可以形成在相应的凹陷区中。源极区/漏极区可以从沟道区的相反端外延生长,非晶绝缘层可以将主要栅极层的相反侧壁与源极区/漏极区分离。通过回顾以下附图和详细说明,根据一些实施方式的其他器件和/或方法对于本领域的技术人员而言将变得明白。除上述实施方式的任意和所有组合之外,所有这样的额外实施方式旨在被包括在此说明内,在本专利技术的范围之内,并受到权利要求书的保护。附图说明本公开的多个方面通过示例的方式说明并且没有受到附图的限制,同时相同的附图标记指示相同的元件。图1A是透视图,示出本文档来自技高网...
<a href="http://www.xjishu.com/zhuanli/59/201580029454.html" title="结晶多纳米片应变沟道FET及其制造方法原文来自X技术">结晶多纳米片应变沟道FET及其制造方法</a>

【技术保护点】
一种场效应晶体管,包括:包括多个独立栅控的导电沟道的纳米片堆叠,该独立栅控的导电沟道分别包括结晶半导体沟道层、在所述沟道层上的结晶电介质层、和在所述栅电介质层上与所述沟道层相对的结晶半导体栅极层,其中所述纳米片堆叠通过其的所述层中的层之间的晶格失配而受应变。

【技术特征摘要】
【国外来华专利技术】2014.06.11 US 62/010,585;2015.06.03 US 14/729,6521.一种场效应晶体管,包括:包括多个独立栅控的导电沟道的纳米片堆叠,该独立栅控的导电沟道分别包括结晶半导体沟道层、在所述沟道层上的结晶电介质层、和在所述栅电介质层上与所述沟道层相对的结晶半导体栅极层,其中所述纳米片堆叠通过其的所述层中的层之间的晶格失配而受应变。2.如权利要求1所述的场效应晶体管,其中所述结晶沟道层、所述结晶电介质层和所述结晶栅极层包括异质外延层。3.如权利要求1所述的场效应晶体管,其中所述场效应晶体管是n型器件,并且其中所述结晶沟道层包括硅(Si)。4.如权利要求1所述的场效应晶体管,其中所述场效应晶体管是p型器件,并且其中所述结晶沟道层包括硅锗(SiGe)。5.如权利要求1所述的场效应晶体管,其中所述结晶电介质层包括氟化钙(CaF2)、硫化锌(ZnS)、氧化镨(Pr2O3)和/或氧化钆(Gd2O3)。6.如权利要求1所述的场效应晶体管,其中所述场效应晶体管是n型器件,并且其中所述结晶栅极层包括掺杂的硅锗(SiGe)。7.如权利要求1所述的场效应晶体管,其中所述场效应晶体管是p型器件,并且其中所述结晶栅极层包括掺杂的硅(Si)。8.一种场效应晶体管,包括:主体层,包括结晶半导体沟道区;和在所述沟道区上的栅极堆叠,该栅极堆叠包括与所述沟道区晶格失配的结晶半导体栅极层以及在所述栅极层和所述沟道区之间的结晶栅电介质层。9.如权利要求8所述的场效应晶体管,其中在所述沟道区和所述栅极堆叠之间的界面没有非晶材料。10.如权利要求9所述的场效应晶体管,其中所述栅电介质层包括直接在所述沟道区上的高k结晶绝缘层。11.如权利要求10所述的场效应晶体管,其中所述栅...

【专利技术属性】
技术研发人员:博尔纳J奥布拉多维奇罗伯特C鲍恩马克S罗德尔
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国;KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1