一种存储器的电磁干扰保护电路及车载电子设备制造技术

一种存储器的电磁干扰保护电路及车载电子设备，日常工作时，保护单元(2)输出开关信号控制存储器(1)处于写保护状态，当存储器(1)内容需要在线更新时，保护单元(2)输出开关信号控制存储器(1)处于非写保护状态，避免严重电磁干扰环境造成存储器(1)的内容被改写，从而造成存储器(1)内容混乱。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术属于电磁干扰保护电路
，尤其涉及一种存储器的电磁干扰保护电路及车载电子设备。
技术介绍
车载电子设备是汽车上用于增加汽车功能性的电子系统和产品。车载电子设备包括车载音响系统、导航系统、汽车信息系统和车载家电产品等。在车载电子设备日益普及的今天，车载电子设备的电磁工作环境越来越恶劣。车载电子设备中集成电路的外接配置固件存储器内容很容易在这种环境中出现混乱现象，从而导致车载电子设备失效，影响车载电子设备工作。
技术实现思路
本专利技术实施例的目的在于提供一种存储器的电磁干扰保护电路及车载电子设备，旨在解决现在的车载电子设备的固件存储器内容在电磁干扰环境中出现混乱现象，导致车载电子设备失效的问题。本专利技术实施例是这样实现的，一种存储器的电磁干扰保护电路，所述存储器的电磁干扰保护电路包括：存储器；与所述存储器连接，输出开关信号控制所述存储器是否处于写保护状态，防止所述存储器内容被电磁干扰改写的保护单元。上述结构中，所述保护单元包括：控制芯片U1、消抖处理芯片U2、与门U3、控制开关J1、电阻R1、电阻R2和电阻R3；所述控制开关J1通过所述电阻R1接所述消抖处理芯片U2的输入端NRST，所述消抖处理芯片U2的输出端PA12通过所述电阻R2接所述与门U3的第一输入端，所述控制芯片U1的控制输出端GPIOA通过所述电阻R3接所述与门U3的第二输入端，所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CSN分别接所述存储器，所述与门U3的输出端接所述存储器。上述结构中，所述存储器采用存储芯片U4，所述存储芯片U4的时钟端SCK、数据输出端SDO、数据输入端SDI和片选端CSN分别接所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CS，所述存储芯片U4的写保护端WP接所述与门U3的输出端，所述存储芯片U4的写保护端WP还通过电阻R4接地。本专利技术实施例的另一目的在于提供一种车载电子设备，所述车载电子设备包括存储器的电磁干扰保护电路，所述存储器的电磁干扰保护电路包括：存储器；与所述存储器连接，输出开关信号控制所述存储器是否处于写保护状态，防止所述存储器内容被电磁干扰改写的保护单元。上述结构中，所述保护单元包括：控制芯片U1、消抖处理芯片U2、与门U3、控制开关J1、电阻R1、电阻R2和电阻R3；所述控制开关J1通过所述电阻R1接所述消抖处理芯片U2的输入端NRST，所述消抖处理芯片U2的输出端PA12通过所述电阻R2接所述与门U3的第一输入端，所述控制芯片U1的控制输出端GPIOA通过所述电阻R3接所述与门U3的第二输入端，所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CSN分别接所述存储器，所述与门U3的输出端接所述存储器。上述结构中，所述存储器采用存储芯片U4，所述存储芯片U4的时钟端SCK、数据输出端SDO、数据输入端SDI和片选端CSN分别接所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CS，所述存储芯片U4的写保护端WP接所述与门U3的输出端，所述存储芯片U4的写保护端WP还通过电阻R4接地。在本专利技术实施例中，日常工作时，保护单元输出开关信号控制存储器处于写保护状态，当存储器内容需要在线更新时，保护单元输出开关信号控制存储器处于非写保护状态，避免严重电磁干扰环境造成存储器的内容被改写，从而造成存储器内容混乱。附图说明图1是本专利技术实施例提供的存储器的电磁干扰保护电路的电路结构图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图1示出了本专利技术实施例提供的存储器的电磁干扰保护电路的结构，为了便于说明，仅示出了与本专利技术实施例相关的部分。一种存储器的电磁干扰保护电路，所述存储器的电磁干扰保护电路包括：存储器1；与所述存储器1连接，输出开关信号控制所述存储器1是否处于写保护状态，防止所述存储器内容被电磁干扰改写的保护单元2。作为本专利技术一实施例，所述保护单元2包括：控制芯片U1、消抖处理芯片U2、与门U3、控制开关J1、电阻R1、电阻R2和电阻R3；所述控制开关J1通过所述电阻R1接所述消抖处理芯片U2的输入端NRST，所述消抖处理芯片U2的输出端PA12通过所述电阻R2接所述与门U3的第一输入端，所述控制芯片U1的控制输出端GPIOA通过所述电阻R3接所述与门U3的第二输入端，所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CSN分别接所述存储器1，所述与门U3的输出端接所述存储器1。作为本专利技术一实施例，消抖处理芯片U2采用型号为STM32F030芯片实现，当然也可以采用其他型号，这里不再赘述。作为本专利技术一实施例，所述存储器1采用存储芯片U4，所述存储芯片U4的时钟端SCK、数据输出端SDO、数据输入端SDI和片选端CSN分别接所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CS，所述存储芯片U4的写保护端WP接所述与门U3的输出端，所述存储芯片U4的写保护端WP还通过电阻R4接地。本专利技术实施例还提供一种车载电子设备，所述车载电子设备包括存储器的电磁干扰保护电路，所述存储器的电磁干扰保护电路包括：存储器1；与所述存储器1连接，输出开关信号控制所述存储器1是否处于写保护状态，防止所述存储器内容被电磁干扰改写的保护单元2。作为本专利技术一实施例，所述保护单元2包括：控制芯片U1、消抖处理芯片U2、与门U3、控制开关J1、电阻R1、电阻R2和电阻R3；所述控制开关J1通过所述电阻R1接所述消抖处理芯片U2的输入端NRST，所述消抖处理芯片U2的输出端PA12通过所述电阻R2接所述与门U3的第一输入端，所述控制芯片U1的控制输出端GPIOA通过所述电阻R3接所述与门U3的第二输入端，所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CSN分别接所述存储器1，所述与门U3的输出端接所述存储器1。作为本专利技术一实施例，所述存储器1采用存储芯片U4，所述存储芯片U4的时钟端SCK、数据输出端SDO、数据输入端SDI和片选端CSN分别接所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CS，所述存储芯片U4的写保护端WP接所述与门U3的输出端，所述存储芯片U4的写保护端WP还通过电阻R4接地。存储器的电磁干扰保护电路的工作原理为：日常工作时，保护单元2输出开关信号控制存储器1处于写保护状态。避免严重电磁干扰环境造成存储器1内容被改写，从而造成存储器1内容混乱。当存储器1内容需要在线更新时，保护单元2输出开关信号控制存储器1处于非写保护状态，集成电路可以对存储器1进行写操作，从而在线更新对应固件存储器内容。使用消抖处理芯片U2对控制开关J1输出的开关信号进行消抖处理，即开关信号处于有效状态至少10秒，消抖处理芯片U2才真正处理该宽电压开关信号。以避免严重电磁干扰环境对开关信号造成的干扰，从而引起存储器1内容的写保护被误操作。在本专利技术实施例中，日常工作时，保护单元输出开关信号控制存储器处于写保护本文档来自技高网...

【技术保护点】
一种存储器的电磁干扰保护电路，其特征在于，所述存储器的电磁干扰保护电路包括：存储器；与所述存储器连接，输出开关信号控制所述存储器是否处于写保护状态，防止所述存储器内容被电磁干扰改写的保护单元。

【技术特征摘要】
【国外来华专利技术】1.一种存储器的电磁干扰保护电路，其特征在于，所述存储器的电磁干扰保护电路包括：存储器；与所述存储器连接，输出开关信号控制所述存储器是否处于写保护状态，防止所述存储器内容被电磁干扰改写的保护单元。2.如权利要求1所述的存储器的电磁干扰保护电路，其特征在于，所述保护单元包括：控制芯片U1、消抖处理芯片U2、与门U3、控制开关J1、电阻R1、电阻R2和电阻R3；所述控制开关J1通过所述电阻R1接所述消抖处理芯片U2的输入端NRST，所述消抖处理芯片U2的输出端PA12通过所述电阻R2接所述与门U3的第一输入端，所述控制芯片U1的控制输出端GPIOA通过所述电阻R3接所述与门U3的第二输入端，所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CSN分别接所述存储器，所述与门U3的输出端接所述存储器。3.如权利要求2所述的存储器的电磁干扰保护电路，其特征在于，所述存储器采用存储芯片U4，所述存储芯片U4的时钟端SCK、数据输出端SDO、数据输入端SDI和片选端CSN分别接所述控制芯片U1的时钟端SCK、数据输入端SDI、数据输出端SDO和片选端CS，所述存储芯片U4的写保护端WP接所述与门U3的输出端，所述存储芯片U4的写保护端WP还通过电阻R4接地。4....

【专利技术属性】
技术研发人员：蒋建兵，
申请(专利权)人：深圳市锐明技术股份有限公司，
类型：发明
国别省市：广东;44