3D TCAD仿真制造技术

经历处理的集成电路的第一表示被变换成经历处理的集成电路的第二表示。第二表示包括与第一表示相关的附加的掺杂剂。该变换通过将掺杂剂的二维横向剖面与掺杂剂的一维深度剖面进行组合来从在第一组工艺条件下利用掩膜添加第一掺杂剂中生成三维掺杂剂分布。从存储从在第一组工艺条件下的第一掺杂剂的第一添加的较早的工艺仿真中选择的结果的数据库中检索掺杂剂的一维深度剖面。通过将掩膜与横向扩散函数进行卷积或在没有卷积的情况下从2D扩散方程的至少一个解来从在第一组工艺条件下利用与第一掺杂剂相对应的第一掩膜添加第一掺杂剂中生成二维横向掺杂剂剖面。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及用于改进在集成电路的表示之间的变换的方法和系统。
技术实现思路
本技术的一个方面是一种非瞬态计算机可读存储介质，其具有存储在其上的多个指令，多个指令当由处理器运行时将经历处理的集成电路的第一表示变换成经历处理的集成电路的第二表示，经历处理的集成电路的第二表示包括与经历处理的集成电路的第一表示相关的附加的掺杂剂，多个指令包括执行以下操作的指令：在第一组工艺条件下执行第一掺杂剂的第一添加的工艺仿真以生成第一掺杂剂的一维横向剖面和第一掺杂剂的一维深度剖面；通过在两个维度上将与第一掺杂剂相对应的第一掩膜与横向扩散函数进行卷积来从在第一组工艺条件下利用第一掩膜添加第一掺杂剂中生成二维横向掺杂剂剖面，横向扩散函数利用来自一维横向剖面的传播数据来被定制；以及通过将掺杂剂的二维横向剖面与掺杂剂的一维深度剖面进行组合来从在第一组工艺条件下利用掩膜添加第一掺杂剂中生成三维掺杂剂分布。在一个实施例中，工艺仿真利用与第一掩膜不同的另一掩膜来被执行。在一个实施例中，三维掺杂剂分布节省第一掺杂剂的量。在一个实施例中，第一组条件是在第一掺杂剂的第一添加之后结合其他热工艺的工艺结束条件，其他热工艺与第一掺杂剂的另一添加和另一掺杂剂的添加中的至少一项相关联。在一个实施例中，传播数据是通过将一维横向剖面拟合到至少一个误差函数erf而生成的参数。在一个实施例中，一维横向剖面是从表面深度处的工艺仿真的结果中选择的。在一个实施例中，二维横向掺杂剂剖面对于场氧化和硬掩膜氧化不同，并且一维深度剖面对于场氧化和硬掩膜氧化不同。在一个实施例中，横向扩散函数是高斯函数。在一个实施例中，传播数据是标准差。在一个实施例中，利用为非矩形的掩膜生成的三维掺杂剂分布具有完整3D仿真的大约10％以内的结果。在一个实施例中，利用具有大约1-4微米的开口尺寸的掩膜生成的三维掺杂剂分布具有完整3D仿真的大约10％以内的结果。在一个实施例中，数据处理器还被配置为：将第一掩膜分割成第二掩膜和第三掩膜，第二掩膜与诸如LOCOS掩膜的氧化掩膜交叠，并且第三掩膜不与诸如LOCOS掩膜的氧化掩膜交叠，并且利用第二掩膜和第三掩膜来执行与不同的横向扩散函数的单独的卷积。本技术的一个方面是一种非瞬态计算机可读存储介质，其具有存储在其上的多个指令，多个指令当由处理器运行时将经历处理的集成电路的第一表示变换成经历处理的集成电路的第二表示，经历处理的集成电路的第二表示包括与经历处理的集成电路的第一表示相关的附加的掺杂剂，多个指令包括执行以下操作的指令：在第一组工艺条件下执行第一掺杂剂的第一添加的工艺仿真以生成第一掺杂剂的一维横向剖面和第一掺杂剂的一维深度剖面；使用至少扩散方程来从在第一组工艺条件下利用与第一掺杂剂相对应的第一掩膜添加第一掺杂剂中生成二维横向掺杂剂剖面，扩散函数利用来自一维横向剖面的扩散长度数据来被定制；以及通过将掺杂剂的二维横向剖面与掺杂剂的一维深度剖面进行组合来从在第一组工艺条件下利用掩膜添加第一掺杂剂中生成三维掺杂剂分布。本技术的一个方面是一种非瞬态计算机可读存储介质，其具有存储在其上的多个指令，多个指令当由处理器运行时将经历处理的集成电路的第一表示变换成经历处理的集成电路的第二表示，经历处理的集成电路的第二表示包括与经历处理的集成电路的第一表示相关的附加的掺杂剂，多个指令包括执行以下操作的指令：访问第一掺杂剂的一维横向剖面和第一掺杂剂的一维深度剖面，一维横向剖面表示在第一组处理条件下的第一掺杂剂的第一添加；访问第一掺杂剂的二维横向掺杂剂剖面，二维横向掺杂剂剖面表示在第一组工艺条件下利用与第一掺杂剂相对应的第一掩膜添加第一掺杂剂，其中二维横向掺杂剂剖面是在两个维度上将第一掩膜与横向扩散功函数进行卷积的结果，横向扩散函数利用来自一维横向剖面的传播数据来被定制；以及通过将掺杂剂的二维横向剖面与掺杂剂的一维深度剖面进行组合来从在第一组工艺条件下利用掩膜添加第一掺杂剂中生成三维掺杂剂分布。本专利技术的另一方面是一种用于仿真集成电路处理的系统，其包括存储器和耦合到存储器的处理器。数据处理器被配置为将经历处理的集成电路的第一表示变换成经历处理的集成电路的第二表示。经历处理的集成电路的第二表示包括与经历处理的集成电路的第一表示相关的附加的掺杂剂。数据处理器执行如本文中所描述的步骤。本技术的另一方面是如本文中所描述的一种用于仿真集成电路处理的方法。附图说明图1是3D制造工艺的改进的仿真的简化工艺流。图2是示出关于完成图1中的数据库的步骤的更多细节的简化工艺流。图3是示出关于执行图1中的2D工艺仿真的步骤的更多细节的简化工艺流。图4示出垂直2D工艺仿真以及生成测试1D横向剖面和1D深度剖面的示例。图5示出从测试1D横向剖面提取横向传播参数的示例。图6是示出关于完成图1中的3D掺杂剂分布的步骤的更多细节的简化工艺流。图7是示出关于图6中的生成3D掺杂剂分布的步骤的更多细节的简化工艺流。图8是能够被用于实现本专利技术的方面的计算机系统的简化框图。图9是说明性集成电路设计流的简化表示。图10是示出重新混合扩散剖面的效果的图形的集合。图11是示出重新混合扩散剖面的效果的浓度图形的集合。图12示出从1D横向剖面对衰减长度参数的提取。图13a-13e示出光刻工艺流和平面2D切片的部分的透视图。图14示出与图13a-e有关的初始掺杂剂浓度。图15a-c示出通过将掩膜图像与高斯函数进行卷积来生成2D横向剖面的一个实施例。图16示出具有植入的掺杂剂浓度的3D网格。图17a-e示出通过使用以掩膜作为初始条件的扩散方程的解来生成2D横向剖面的一个实施例。图18示出具有植入的掺杂剂浓度的2D网格。图19是示出与图6相似但是基于扩散而非卷积的关于完成3D掺杂剂分布的步骤的更多细节的简化工艺流。具体实施方式以下描述被呈现以使得任何本领域技术人员能够制造和使用本专利技术，并且在特定应用及其要求的上下文中被提供。对所公开的实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中限定的一般原理可以在不脱离本专利技术的精神和范围的情况下被应用到其他实施例和应用。因此，本专利技术不旨在限于示出的实施例，而是应当被赋予符合本文中所公开的原理和特征的最宽范围。图1是3D制造工艺的改进的仿真的简化工艺流。广义上，工艺流被划分成建立工艺信息10的数据库以及基于数据库20来完成3D掺杂剂分布的步骤。更详细地，在步骤10中，数据库包括针对所有掺杂剂的所有植入剂的横向传播参数和1D深度剖面。更详细地，在步骤20中，3D掺杂剂分布基于数据库和布局的掩膜来建立。在图2中以更多的步骤来示出步骤10。在图6中以更多的步骤来示出步骤20。图2是示出关于完成图1中的数据库的步骤的更多细节的简化工艺流。在22中，选择特定掺杂剂的特定植入剂。植入剂可以是周期表上的元素或其化合物。备选地，该步骤可以为特定氧化步骤的选择。在24中，针对特定掺杂剂的特定植入剂来执行2D工艺仿真。备选地，针对特定氧化来执行2D工艺仿真。在图3中以更多的步骤来示出步骤24。在另一实施例中，3D工艺仿真被执行，并且2D垂直切片被提取，其是执行2D工艺仿真的另一方式，尽管在计算上是代价更高的。在26中，从2D工艺仿真中提取1D横向剖面。在28中，从2D工艺仿真中提取本文档来自技高网...

【技术保护点】
一种非瞬态计算机可读存储介质，具有存储在其上的多个指令，所述多个指令当由处理器运行时将经历处理的集成电路的第一表示变换成经历处理的所述集成电路的第二表示，经历处理的所述集成电路的所述第二表示包括与经历处理的所述集成电路的所述第一表示相关的附加的掺杂剂，所述多个指令包括执行以下操作的指令，所述操作包括：在第一组工艺条件下执行第一掺杂剂的第一添加的工艺仿真以生成所述第一掺杂剂的一维横向剖面和所述第一掺杂剂的一维深度剖面；使用至少扩散方程来从在第一组工艺条件下利用与所述第一掺杂剂相对应的第一掩膜添加所述第一掺杂剂中生成二维横向掺杂剂剖面，所述扩散方程利用来自所述一维横向剖面的扩散长度数据来被定制；以及通过将所述掺杂剂的二维横向剖面与所述掺杂剂的所述一维深度剖面进行组合来从在所述第一组工艺条件下利用所述掩膜添加所述第一掺杂剂中生成三维掺杂剂分布。

【技术特征摘要】
【国外来华专利技术】2014.05.02 US 61/987,766;2014.06.13 US 62/011,724;1.一种非瞬态计算机可读存储介质，具有存储在其上的多个指令，所述多个指令当由处理器运行时将经历处理的集成电路的第一表示变换成经历处理的所述集成电路的第二表示，经历处理的所述集成电路的所述第二表示包括与经历处理的所述集成电路的所述第一表示相关的附加的掺杂剂，所述多个指令包括执行以下操作的指令，所述操作包括：在第一组工艺条件下执行第一掺杂剂的第一添加的工艺仿真以生成所述第一掺杂剂的一维横向剖面和所述第一掺杂剂的一维深度剖面；使用至少扩散方程来从在第一组工艺条件下利用与所述第一掺杂剂相对应的第一掩膜添加所述第一掺杂剂中生成二维横向掺杂剂剖面，所述扩散方程利用来自所述一维横向剖面的扩散长度数据来被定制；以及通过将所述掺杂剂的二维横向剖面与所述掺杂剂的所述一维深度剖面进行组合来从在所述第一组工艺条件下利用所述掩膜添加所述第一掺杂剂中生成三维掺杂剂分布。2.根据权利要求1所述的系统，其中所述工艺仿真利用与所述第一掩膜不同的另一掩膜来被执行。3.根据权利要求1所述的系统，其中所述三维掺杂剂分布节省所述第一掺杂剂的量。4.根据权利要求1所述的系统，其中所述第一组条件是在所述第一掺杂剂的所述第一添加之后结合其他热工艺的工艺结束条件，所述其他热工艺与所述第一掺杂剂的另一添加和另一掺杂剂的添加中的至少一项相关联。5.根据权利要求1所述的系统，其中传播数据是通过将所述一维横向剖面拟合到至少一个误差函数erf而生成的参数。6.根据权利要求1所述的系统，其中所述一维横向剖面是从表面深度处的所述工艺仿真的结果中选择的。7.根据权利要求1所述的系统，其中所述二维横向掺杂剂剖面对于场氧化和硬掩膜氧化不同，并且所述一维深度剖面对于场氧化和硬掩膜氧化不同。8.根据权利要求1所述的系统，其中横向扩散函数是高斯函数。9.根据权利要求1所述的系统，其中所述扩散长度数据与所述扩散方程的扩散常数成比例。10.根据权利要求1所述的系统，其中利用为非矩形的所述掩膜生成的所述三维掺杂剂分布具有完整3D仿真的大约10％以内的结果。11.根据权利要求1所述的系统，其中利用具有大约1-4微米的开口尺寸的所述掩膜生成的所述三维掺杂剂分布具有完整3D仿真的大约10％以内的结果。12.根据权利要求1所述的系统，其中所述指令还执行：将所述第一掩膜分割成第二掩膜和第三掩膜，所述第二掩膜与LOCOS掩膜交叠，并且所述第三掩膜不与所述LOCOS掩膜交叠，并且利用所述第二掩膜和所述第三掩膜来执行与不同的横向扩散函数的单独的卷积。13.一种用于仿真集成电路处理的系统，包括：存储器；以及耦合到所述存储器的数据处理器，所述数据处理器被配置为将经历处理的集成电路的第一表示变换成经历处理的所述集成电路的第二表示，经历处理的所述集成电路的所述第二表示包括与经历处理的所述集成电路的所述第一表示相关的附加的掺杂剂，所述数据处理器执行：在第一组工艺条件下执行第一掺杂剂的第一添加的工艺仿真以生成所述第一掺杂剂的一维横向剖面和所述第一掺杂剂的一维深度剖面；通过在两个维度上将与所述第一掺杂剂相对应的第一掩膜与横向扩散函数进行卷积来从在所述第一组工艺条件下利用所述第一掩膜添加所述第一掺杂剂中生成二维横向掺杂剂剖面，所述横向扩散函数利用来自所述一维横向剖面的传播数据来被定制；以及通过将所述掺杂剂的二维横向剖面与所述掺杂剂的所述一维深度剖面进行组合来从在所述第一组工艺条件下利用所述掩膜添加所述第一掺杂剂中生成三维掺杂剂分布。14.一种用于仿真集成电路处理的系统，包括：存储器；以及耦合到所述存储器的数据处理器，所述数据处理...

【专利技术属性】
技术研发人员：A·特尔特里安，T·奇伦托，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：美国;US