控制编码器主轴速度同步的方法技术

根据本公开的一个实施例公开了一种控制编码器主轴速度同步的方法，其在微处理器模块中被执行，包括：当开始控制时段并且接收到编码器脉冲信号时，在所述编码器脉冲信号的输入时间处将计数值锁存至特定存储器，使用锁存至所述特定存储器的计数值来生成输出脉冲，并且将所述输出脉冲映射至下一个控制时段期间的输出。因此，使用在所述编码器脉冲信号的输入时间处的计数值来计算所述编码器脉冲信号之间的间隔以及根据所述编码器脉冲信号之间的间隔来测量编码器输入速度中具有有效性，使得可以精确测量编码器速度。

【技术实现步骤摘要】

本公开的实施例涉及一种控制编码器主轴速度同步的方法。
技术介绍
在应用于工厂自动化(FA)系统等的可编程逻辑控制器(PLC)的特定模块当中的定位模块用于控制电机。也就是说，定位模块的主要功能是输出用于激活伺服驱动器的脉冲。在由电机激活的被应用于许多系统的关注的机械装置中，定位模块在PLC系统中起着重要作用。在定位模块的功能中编码器主轴速度同步是用于使用主轴比相对于小比率输出脉冲数的功能，该主轴比相对于短轴比是这样的比率，其使用编码器脉冲信号的数量而被设置为作为参考轴的主轴与作为控制目标的短轴。也就是说，编码器主轴速度同步基于主轴比相对于短轴比在控制时段期间使用编码器脉冲信号的数量来计算要在下一个控制时段期间输出的脉冲数。例如，编码器主轴速度同步使用在图1的第一持续时间11期间被输入的编码器脉冲信号的数量来计算要在图1的第二持续时间12期间输出的脉冲数。控制定位模块的编码器主轴速度同步的过程将参照图1和图2来描述。定位模块以恒定控制时段运行。当开始控制时段时，定位模块验证被输入的编码器脉冲信号的数量是否存在。在操作S21中当在控制时段期间输入的编码器脉冲信号的数量大于0时，在操作S22中定位模块对在每个控制时段中被输入的编码器脉冲信号进行计数来计算要在下一个控制时段期间输出的脉冲数。例如，如果在第一持续时间11期间输入的编码器脉冲信号的数量为2并且主轴比相对于短轴比为2:2，则定位模块可以计算出要在第二持续时间12期间输出的脉冲数为4。如另一个示例，如果在第二持续时间12期间输入的编码器脉冲信号的数量为5并且主轴比相对于短轴比为5:5，则要在第三持续时间13期间输出的脉冲数可以被计算为25。在操作S23中定位模块将计算出的值映射至下一个控制时段的输出，并且在操作S24中等待控制时段的剩余时间。在另一方面，在操作S21中当输入的编码器脉冲信号的数量等于或小于0时，在操作S24中定位模块等待控制时段的剩余时间。此外，控制编码器主轴速度同步的过程使用在定位模块的控制时段期间输入的编码器脉冲信号的数量来测量编码器输入速度，并且使用编码器输入速度来确定要在下一个控制时段期间输出的脉冲数。参照图3，假设控制时段为1毫秒(ms)并且对编码器脉冲信号的上升沿进行计数，测量编码器输入速度的过程将被描述。由于在第一持续时间31期间输入的编码器脉冲信号的数量为6，所以编码器输入速度被测量为6kHz，并且在第二持续时间32期间输出对应于6kHz的脉冲。并且，由于在第二持续时间32期间输入的编码器脉冲信号的数量为7，所以编码器输入速度被测量为7kHz，并且在第三持续时间33期间输出对应于7kHz的脉冲。在图3中，编码器脉冲信号的实际速度是恒定的，并且在第一持续时间31、第二持续时间32以及第三个持续时间33的每个期间输入的编码器脉冲信号的数量是不同的。因此，在第一持续时间31、第二持续时间32以及第三个持续时间33的每个处的编码器输入速度被不同地测量。然而，如果输入的编码器脉冲信号的数量长于控制时段而超出该控制时段，则仅在编码器脉冲信号的上升沿被输入的控制时段期间测量编码器输入速度。因此，编码器输入速度不在其余控制时段期间被测量而导致在测量出的编码器输入速度中的非均匀性。参照图4，当编码器脉冲信号长于控制时段而超出该控制时段时，假设控制时段为1ms并且对编码器脉冲信号的上升沿进行计数，测量编码器输入速度的过程将被描述。由于在第一持续时间1期间输入的编码器脉冲信号的数量为1，所以编码器输入速度被测量为1kHz，并且在第二持续时间2期间输出对应于1kHz的脉冲。然而，由于在第二持续时间2期间输入的编码器脉冲信号的数量为0，所以编码器速度被测量为0kHz，并且不存在对应于0kHz的脉冲使得在第三持续时间3期间不输出脉冲。如在第二个持续时间2中，由于在第三持续时间3至第十持续时间10期间输入的编码器脉冲信号的数量为0，所以编码器输入速度被测量为0kHz，并且不存在对应于0kHz的脉冲使得在下一个持续时间期间不输出脉冲。由于在第十一持续时间11期间输入的编码器脉冲信号的数量为1，所以编码器输入速度被测量为1kHz，并且在第十二持续时间12期间输出对应于1kHz的脉冲。然而，由于在第十二持续时间12期间输入的编码器脉冲信号的数量为0，所以编码器速度被测量为0kHz，并且不存在对应于0kHz的脉冲使得在第十三持续时间13期间不输出脉冲。如在第十二个持续时间12中，由于在第十三持续时间13至第十五持续时间15期间输入的编码器脉冲信号的数量为0，所以编码器输入速度被测量为0kHz，并且不存在对应于0kHz的脉冲使得在下一个持续时间期间不输出脉冲。如上面所描述的，在编码器主速度同步的控制时由定位模块输出具有非恒定编码器输入速度的脉冲意味着电机没有恒定地旋转。也就是说，具有非恒定编码器输入速度的脉冲被输出以使得存在电机无法平稳地转动的问题。
技术实现思路
本公开的目的是提供一种控制编码器主轴速度同步的方法，能够使用在每个编码器脉冲信号的输入时间处的计数值来计算编码器脉冲信号之间的间隔以根据编码器输入速度之间的间隔来测量编码器输入速度，从而准确地测量编码器速度。此外，本公开的另一个目的是提供一种控制编码器主轴速度同步的方法，能够根据编码器输入速度来生成输出脉冲以将输出脉冲映射至下一个控制时段的输出，从而恒定地保持输出脉冲。由本公开解决的一个或多个问题不限于上面所描述的，并且上面未提到的一个或多个其他问题将由那些本领域的技术人员从下面的公开而明显地理解。在实施例中，一种在微处理器模块中被执行的控制编码器主轴速度同步的方法，当开始控制时段并且接收到编码器脉冲信号时，在编码器脉冲信号的输入时间处执行将计数值锁存至特定存储器，使用锁存至特定存储器的计数值来生成输出脉冲，并且将输出脉冲映射至下一个控制时段期间的输出。其他实施例的细节被包括在详细描述和附图中。本专利技术在此描述的优点和特征以及用于获得它们的方法将参照与详细描述的示例性实施例结合的附图而变得更显而易见。然而，本专利技术不限于此处所阐述的实施例并且其将以不同形式来实施，但是这些实施例也是本专利技术对本领域的那些技术人员的教学，这些实施例将被提供以讲述本专利技术的全部保护范围，并且本专利技术将仅由附属权利要求所限定。贯穿本说明书，相同参考数字指代类似组件。贯穿本公开，相同附图参考数字应该被理解为指代相同组件。根据本公开，目的是提供一种控制编码器主轴速度同步的方法，能够每当输入编码器脉冲信号时使用在每个编码器脉冲信号的输入时间处的计数值来计算编码器脉冲信号之间的间隔以根据编码器输入速度之间的间隔来测量编码器输入速度，从而准确地测量编码器速度。此外，根据本公开，另一个目的是提供一种控制编码器主轴速度同步的方法，能够根据编码器输入速度来生成输出脉冲以将输出脉冲映射至下一个控制时段的输出，从而恒定地保持输出脉冲。附图说明图1是用于描述定位模块的控制时段的图。图2是用于描述控制定位模块的编码器主轴速度同步的过程的流程图。图3和图4是用于描述测量编码器输入速度的过程的图。图5是用于描述根据本公开的一个实施例的编码器主速度同步控制器的框图。图6至图8是用于描述根据本公开的一个实施例的编码器主速度同步控制器的电路图。图9是用于本文档来自技高网...

【技术保护点】
一种控制编码器主轴速度同步的方法，其在微处理器模块中被执行，包括：当开始控制时段并且接收到编码器脉冲信号时，在编码器脉冲信号的输入时间处将计数值锁存至特定存储器；使用锁存至所述特定存储器的计数值来生成输出脉冲；并且将所述输出脉冲映射至下一个控制时段期间的输出。

【技术特征摘要】
2015.08.03 KR 10-2015-01095111.一种控制编码器主轴速度同步的方法，其在微处理器模块中被执行，包括：当开始控制时段并且接收到编码器脉冲信号时，在编码器脉冲信号的输入时间处将计数值锁存至特定存储器；使用锁存至所述特定存储器的计数值来生成输出脉冲；并且将所述输出脉冲映射至下一个控制时段期间的输出。2.根据权利要求1所述的方法，还包括：在每个特定时段增加或减少所述特定存储器的计数值。3.根据权利要求1所述的方法，还包括：每当开始所述控制时段时将所述计数值进行初始化，以将所述计数值与所述控制时段同步。4.根据权利要求1所述的方法，其中，使用锁存至所述特定存储器的计数值来生成所述输出脉冲包括：验证在所述控制时段期间输入的编码器脉冲信号是否存在；并且作为验证的结果如果所述编码器脉冲信号存在，则使用在所述编码器脉冲信号的每个的输入时间处的计数值来计算所述编码器脉冲信号之间的间隔。5.根据权利要求4所述的方法，其中，使用锁存至特定存储器的计数值来生成所述输出脉冲包括：根据在所述编码器脉冲信号的每个的输入时间处所述计数值至特...

【专利技术属性】
技术研发人员：金锡渊，
申请(专利权)人：LS产电株式会社，
类型：发明
国别省市：韩国;KR