显示面板电路模块及其测试方法技术

本发明专利技术涉及一种显示面板电路模块及其测试方法，显示面板电路模块包含多个第一像素线路、第二像素线路、第一测试线路以及第二测试线路。其中，多个第一像素线路耦接于多个第一像素，第二像素线路耦接于多个第二像素，第一测试线路通过多个第一交换层与多个第一像素线路电连接，第二测试线路通过第二交换层与第二像素线路电连接。

【技术实现步骤摘要】

本专利技术有关一种显示面板电路模块及其测试方法，具体而言，特别是一种具有单一交换层的显示面板电路模块及其测试方法。
技术介绍
随着科技的进步，显示设备的需求也日益增加，凡是需要呈现画面与文字信号的输出装置，例如显示器、手机等电子装置都具有面板的结构。在显示面板中一个影像的输出是由许多具不同颜色及明亮度的像素(pixel)所构成，且每一像素中包括有红(R)、绿(G)及蓝(B)三个子像素(sub-pixel)，而相邻二子像素之间的最短距离即所谓的间距(pitch)，当间距越小时，显示器的画面将越为清晰。在做晶片接合(ICbonding)前测试像素是否有缺陷时，主要是将像素个别耦接至测试线路上做测试，如图1所示，显示面板1上具有多个像素P，像素P中包含红(Red)、绿(Green)及蓝(Blue)三个子像素，三种子像素分别耦接至测试线路T上进行测试，而中间通过交换层S进行导通，交换层S例如是利用两线路间贯孔(via)上的氧化铟锡(IndiumTinOxide,ITO)进行导通。然而，在电路布局上来看，因为线路较密集的缘故，使得交换层S的面积过小，并且彼此之间的间距也过小。如此一来，不但容易受到静电的影响，且当受到静电击伤时，过小面积的交换层S很容易产生无法驱动的问题。
技术实现思路
有鉴于此，本专利技术的一实施例提供一种显示面板电路模块，包含多个第一像素线路、第二像素线路、第一测试线路以及第二测试线路。其中，多个第一像素线路耦接于多个第一像素，第二像素线路耦接于多个第二像素，第一测试线路通过多个第一交换层与多个第一像素线路电连接，第二测试线路通过第二交换层与第二像素线路电连接。于此实施例中，第二交换层较多个第一交换层更靠近面板边缘。于此实施例中，第二像素线路包括与第二测试线路电连接的主线路，以及多个连接主线路与多个第二像素的副线路，其中多个第一像素线路及副线路为数据线路或闸极线路。于其他实施例中，多个第一像素线路及第二像素线路为数据线路或闸极线路。本专利技术的另一实施例，显示面板电路模块还包含多个第三像素线路，耦接多个第三像素，以及第三测试线路。第三测试线路通过多个第三交换层与多个第三像素线路电连接。本专利技术的另一实施例，显示面板电路模块还包含第三像素线路、多个第三像素以及第三测试线路。第三像素线路包括主线路以及多个与主线路及多个第三像素连接的副线路，其中第三测试线路通过第三交换层与主线路电连接。本专利技术的另一实施例，显示面板电路模块还包含多个第四像素线路，耦接多个第四像素，以及第四测试线路。其中第四测试线路通过多个第四交换层与多个第四像素线路电连接。本专利技术的另一实施例，显示面板电路模块还包含第四像素线路、多个第四像素以及第四测试线路。第四像素线路包括主线路及多个与主线路及多个第四像素连接的副线路，其中第四测试线路通过第四交换层与主线路电连接。本专利技术的另一实施例提供一种测试显示面板电路模块的方法，包含下列步骤：(S1)提供第一测试信号依序经由一第一测试线路、多个连接该第一测试线路的第一交换层、多个分别连接该多个第一交换层的第一像素线路，传递至多个与该多个第一像素线路耦接的第一像素；以及(S2)提供第二测试信号依序经由一第二测试线路、一连接第二测试线路的第二交换层、一连接该第二交换层的第二像素线路，传递至多个与该第二像素线路耦接的第二像素。于此实施例中，第二像素线路包括与第二交换层连接的主线路，以及多个与主线路及多个第二像素连接的副线路。第二测试信号通过主线路及副线路传递至多个第二像素。相较于现有技术，本专利技术的“显示面板电路模块及其测试方法”，改变测试线路与像素线路交换层的布设方式，使其包含仅具有单一交换层的测试线路，由以增加其他测试线路交换层的面积与间距，能够有效避免表面遭静电击伤时所导致无法驱动的问题。附图说明图1为现有的面板测试示意图。图2A为本专利技术的一实施例示意图。图2B为本专利技术的另一实施例示意图。图3A为本专利技术的另一实施例示意图。图3B为图3A与图1的比较示意图。图3C为本专利技术的另一实施例示意图。图4A为本专利技术的另一实施例示意图。图4B为本专利技术的另一实施例示意图。图5为本专利技术测试方法的实施例流程图。主要组件符号说明1显示面板11第一像素线路12第二像素线路13第三像素线路14第四像素线路121主线路122副线路131主线路132副线路141主线路142副线路S交换层S1第一交换层S2第二交换层S3第三交换层S4第四交换层T测试线路T1第一测试线路T2第二测试线路T3第三测试线路T4第四测试线路P像素P1第一像素P2第二像素P3第三像素P4第四像素具体实施方式以下将以附图配合文字叙述公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。此外，为简化附图起见，一些公知的结构与元件在附图中将以简单示意的方式绘出。请参阅图2A，显示面板电路模块较佳布设于显示面板1上，包含多个第一像素线路11、一个第二像素线路12、第一测试线路T1以及第二测试线路T2。多个第一像素线路11耦接于多个第一像素P1，第二像素线路12耦接于多个第二像素P2，第二像素线路12包含主线路121及多个连接该主线路121及多个第二像素P2的副线路122。第一像素P1和第二像素P2可以分别是不同颜色像素，以此实施例而言，第一像素P1可以是红色(Red)像素及蓝色(Blue)像素，第二像素P2可以是绿色(Green)像素，但不以此为限。第一测试线路T1通过多个第一交换层S1与多个第一像素线路11电连接，而第二测试线路T2通过一个第二交换层S2与第二像素线路12电连接，第一交换层S1与第二交换层S2可以利用贯孔(via)上的氧化铟锡(IndiumTinOxide,ITO)进行导通，但不以此为限。进一步来说，每一组第一像素P1通过第一像素线路11及第一交换层S1与第一测试线路T1耦接；而每一组第二像素P2则是分别通过第二像素线路12的副线路122连接至主线路121上，再通过主线路121与第二交换层S2耦接至第二测试线路T2。简单而言，第一测试线路T1会通过多组第一交换层S1与多个第一像素线路11电连接，而第二测试线路T2与第二像素线路12之间仅需要一个第二交换层S2做电连接，且第二交换层S2的布设位置会比第一交换层S1更靠近显示面板1的边缘。需说明的是，于此实施例中，多个第一像素线路11以及第二像素线路12为数据线路(dataline)。通过本实施例的设计，由于第二像素线路12至第二测试线路T2上仅设置单一个第二交换层S2，且第二交换层S2较靠近面板边缘，因此，所空出来的空间可提供第一交换层S1做运用。简单来看，于相同的空间下(虚线框所围之处)，因为第二交换层S2较靠近边缘，使得第一测试线路T1有空间能够下移，且能够让第一交换层S1的面积加大。于实际应用中，可以增加每个第一交换层S1的间距及/或面积，能够避免表面遭静电击伤时所导致无法驱动的问题。在其他较佳实施例中，如图2B所示，多个第一像素线路11以及第二像素线路12也可以是闸极线路(gateline)。于此情况下，可以将偶数列像素视为第一像素，并将奇数列本文档来自技高网...

【技术保护点】
一种显示面板电路模块，其特征在于，包含：多个第一像素线路，耦接多个第一像素；一第二像素线路，耦接多个第二像素；一第一测试线路，通过多个第一交换层与该多个第一像素线路电连接；以及一第二测试线路，通过一第二交换层与该第二像素线路电连接。

【技术特征摘要】
1.一种显示面板电路模块，其特征在于，包含：多个第一像素线路，耦接多个第一像素；一第二像素线路，耦接多个第二像素；一第一测试线路，通过多个第一交换层与该多个第一像素线路电连接；以及一第二测试线路，通过一第二交换层与该第二像素线路电连接。2.如权利要求1所述的显示面板电路模块，其特征在于，该第二交换层较该多个第一交换层更靠近面板边缘。3.如权利要求1所述的显示面板电路模块，其特征在于，该第二像素线路包括与该第二测试线路电连接的一主线路，以及多个连接该主线路与该多个第二像素的副线路，该多个第一像素线路及副线路为数据线路或闸极线路。4.如权利要求1所述的显示面板电路模块，其特征在于，该多个第一像素线路及该第二像素线路为数据线路或闸极线路。5.如权利要求1所述的显示面板电路模块，其特征在于，还包含多个第三像素线路，耦接多个第三像素，以及一第三测试线路，该第三测试线路通过多个第三交换层与该多个第三像素线路电连接。6.如权利要求1所述的显示面板电路模块，其特征在于，还包含一第三像素线路、多个第三像素以及一第三测试线路，该第三像素线路包括一主线路以及多个与该主线路及该多个第三像素连接的副线路，其中该第三测试线路通过一第三交换层与该主线路电连接。7.如权利要求5或6...

【专利技术属性】
技术研发人员：张志圣，李懿庭，
申请(专利权)人：南京瀚宇彩欣科技有限责任公司，瀚宇彩晶股份有限公司，
类型：发明
国别省市：江苏;32