补偿同步数据总线的误差的装置与方法制造方法及图纸

本发明专利技术提供一种补偿同步数据总线的误差的装置与方法，该装置包括一位延迟控制器以及一同步延迟接收器。位延迟控制器测量一传输时间以及产生一延迟总线上的一延迟总线信号以标示该传输时间，其中该传输时间起始于一数据闪控信号的设置并且终止于对应于该数据闪控信号的多个径向分布闪控信号之中的一第一个径向分布闪控信号的设置。同步延迟接收器耦接至该位延迟控制器，用以接收所述径向分布闪控信号之中的该第一个径向分布闪控信号以及接收一数据位信号，并且以该传输时间延迟该数据位信号的登录。本发明专利技术能够补偿源同步数据总线上的信号与闪控信号的未对准误差，并提供更高频率的总线传输。

【技术实现步骤摘要】
本申请是申请日为2013年12月24日、申请号为201310722502.0、专利技术名称为“补偿同步数据总线的误差的装置与方法”的申请的分案申请。
本专利技术关于微电子的领域，特别是一种关于将传送与接收源同步信号(sourcesynchronoussignal)的数据与时脉进行同步的装置与方法。
技术介绍
现今的计算机系统使用源同步系统总线(sourcesynchronoussystembus)以提供总线代理器(busagent)之间的数据交换，例如在微处理器以及存储器集线器(memoryhub)之间。“源同步”总线协议使数据能够传输于很高的总线速度。源同步协议制定的操作原则是，传输总线代理器在一固定时间的区间将数据置于传输代理器外的总线上，并且依据该数据的设置(assert)或是切换一“闪控(strobe)”信号，以通知接收总线代理器该数据是有效的。数据信号及其对应闪控信号的发送途径在沿着相等传输路径(包括实体地与电磁地)的总线之上，因而使得接收器能够相当确定当侦测到对应闪控信号切换时，数据信号上的数据是有效的。对本专利技术而言，总线代理器可以是使用源同步信号在源同步总线上传输数据至/从另一总线代理器的任一电子元件。举例而言，总线代理器可以是中央处理器、微处理器、存储器控制器、存储器集线器、晶片组以及绘图控制器，但不限定于此。源同步总线也可以是现有的系统总线、前端总线、或是后端总线。总线代理器可以分别封装，被安排于主机板上、并且与主机板上的导线相互连接。此外，多个总线代理器可以被安排在位于主机板上的相同封装体之内，其中多个总线代理器可以是封装体内的各个晶粒，或是被整合到相同的集成电路晶粒并且通过晶粒上的导线相互连接。然而，源同步数据闪控信号与数据信号容易受到多种不同原因而造成误差。这些误差可能来自无法控制的设计安全数、制程容忍范围、或是环境因子例如电压或是温度。在大多数的案例中，最好的情况是径向分布(radialdistributed)闪控信号在数据有效期间的一半上正确地切换，使得接收器所看到的数据具有相等的设定与维持时间。然而，上述原因所造成的误差可能会导致数据信号及/或其闪控信号的偏移，使得接收条件并非最佳化。结果，相关元件的操作频率受到限制。另一种误差的来源可能是接收元件内的径向分布闪控信号的路径分布所造成的。当系统设计者使用较大的长度以确保闪控信号及其相关数据信号的发送途径沿着系统板(或是主机板)上的相同传输路径时，普通技术人员皆知一旦闪控信号进入接收元件，就必定被分配至所有与闪控信号相关的内部同步接受器。一些分配径向分布闪控信号至内部接收器的技术仅增加闪控信号至内部接收器的发送路径所需的传输长度，但是该传输长度会增加数据信号传输上的延迟，因而造成同步传输的相位偏移。更新近的闪控信号分布方法也会导致已分配的径向分布闪控信号的缓冲(buffering)，因而更加造成同步传输的相位的偏移。因此，需要一种装置与方法用以补偿源同步数据总线上的信号与闪控信号的未对准误差，因而允许元件的操作频率的最佳化。此外也需要一种技术用以调整数据闪控信号及相应数据信号的相位调校，以允许同步总线上信号的最佳化。还需要一种自动运作机制以允许在接收元件中数据闪控信号及相应数据信号的相位调校可被自动最佳化。还需要一种在主机板层级是可编程的装置，以补偿自动信号调校机制中的制程与设计误差、电压变动以及温度变动。此外，需要同步接收器用以自动补偿源同步数据总线上的信号误差。
技术实现思路
本专利技术用以解决上述问题以及克服现有技术的其他问题、缺点、以及限制。此外，本专利技术提供较佳的技术，自动与动态地最佳化通过源同步总线所接收的数据信号与相关闪控信号的相位调校。本专利技术提供一种补偿同步数据总线上误差的装置，包括一位延迟控制器以及一同步延迟接收器；位延迟控制器测量一传输时间，其中传输时间起始于一数据闪控信号的设置并且终止于对应于数据闪控信号的多个径向分布闪控信号之中的第一个径向分布闪控信号的设置，位延迟控制器亦在一延迟总线上产生一标示传输时间的数值；同步延迟接收器耦接至位延迟控制器，用以接收所述径向分布闪控信号之中的第一个径向分布闪控信号，以及接收一数据位信号，并且以传输时间延迟该数据位信号的登录。本专利技术提供一种补偿同步数据总线上误差的装置，包括一微处理器，其中微处理器包括一位延迟控制器以及一同步延迟接收器；位延迟控制器测量一传输时间，其中传输时间起始于一数据闪控信号的设置并且终止于对应于数据闪控信号的多个径向分布闪控信号之中的一第一个径向分布闪控信号的设置，位延迟控制器亦在一延迟总线上产生一标示传输时间的数值；同步延迟接收器耦接至位延迟控制器，用以接收所述径向分布闪控信号之中的第一个径向分布闪控信号，以及接收一数据位信号，并且以传输时间延迟该数据位信号的登录。本专利技术提供一种补偿同步数据总线上误差的方法，包括：复制用于一数据闪控信号的径向分布元件的传输特性；接收一第一信号；通过复制的传输特性产生一第二信号；测量一传输时间，其中传输时间起始于第一信号的设置并且终止于第二信号的设置；产生一延迟总线信号用以标示传输时间；接收多个径向分布闪控信号的第一个径向分布闪控信号以及一数据位信号；以及以传输时间延迟该数据位信号的登录。本专利技术提供一种补偿同步数据总线上误差的装置，包括一复制分布网路、一位延迟控制器以及一同步延迟接收器；复制分布网路接收一第一信号，以及产生一第二信号，其中复制分布网路包括用于一数据闪控信号的复制分布网路的复制传输特性；位延迟控制器测量一传输时间，其中传输时间起始于第一信号的设置并且终止于第二信号的设置，位延迟控制器亦在一延迟总线上产生一标示传输时间的数值；同步延迟接收器耦接至位延迟控制器，用以接收多个径向分布闪控信号之中的第一个径向分布闪控信号，以及接收一数据位信号以及一数据位信号，并且以传输时间延迟该数据位信号的登录。本专利技术提供一种补偿同步数据总线上误差的装置，包括一微处理器，其中微处理器包括一复制分布网路、一位延迟控制器以及一同步延迟接收器；复制分布网路接收一第一信号以及产生一第二信号，其中复制分布网路包括用于一数据闪控信号的复制分布网路的复制传输特性；位延迟控制器测量一传输时间，其中传输时间起始于第一信号的确立并且终止于第二信号的设置，位延迟控制器亦在一延迟总线上产生一标示传输时间的数值；同步延迟接收器耦接至位延迟控制器，用以接收多个径向分布闪控信号之中的第一个径向分布闪控信号，以及接收一数据位信号以及一数据位信号，并且以传输时间延迟该数据位信号的登录。本专利技术提供一种补偿同步数据总线上误差的方法，包括测量一传输时间，其中传输时间起始于一数据闪控信号的设置并且终止于对应数据闪控信号的多个径向分布闪控信号的第一个径向分布闪控信号的设置；产生一延迟总线信号用以标示传输时间；以及接收等径向分布闪控信号的第一个径向分布闪控信号以及一数据位信号，并且以传输时间延迟该数据位信号的登录。本专利技术提供一种补偿同步数据总线上误差的装置，包括一位延迟控制器，用以测量一传输时间，其中传输时间起始于一第一信号的设置并且终止于一第二信号的设置，并且在延迟总线上产生标示一调校传输时间的延迟总线信号，其中位延迟控制器包括一延迟锁相控制器、一调整逻辑器以及一本文档来自技高网...

【技术保护点】
一种补偿同步数据总线上误差的装置，其特征在于，包括：一复制径向分布元件，用以接收一延迟脉冲信号，并且产生一复制闪控信号，其中该复制径向分布元件包括用于一数据闪控信号的径向分布元件的复制传输特性；一位延迟控制器，用以测量该延迟脉冲信号以及该复制闪控信号之间的时间，以及产生一延迟总线上的一延迟总线信号以标示该时间；一同步延迟接收器，耦接至该位延迟控制器，用以接收多个径向分布闪控信号之中的第一个径向分布闪控信号以及接收一数据位信号，并且以该时间延迟该数据位信号的登录。

【技术特征摘要】
2013.01.22 US 13/747,038;2013.01.22 US 13/747,140;1.一种补偿同步数据总线上误差的装置，其特征在于，包括：一复制径向分布元件，用以接收一延迟脉冲信号，并且产生一复制闪控信号，其中该复制径向分布元件包括用于一数据闪控信号的径向分布元件的复制传输特性；一位延迟控制器，用以测量该延迟脉冲信号以及该复制闪控信号之间的时间，以及产生一延迟总线上的一延迟总线信号以标示该时间；一同步延迟接收器，耦接至该位延迟控制器，用以接收多个径向分布闪控信号之中的第一个径向分布闪控信号以及接收一数据位信号，并且以该时间延迟该数据位信号的登录。2.根据权利要求1所述的补偿同步数据总线上误差的装置，其特征在于，该数据闪控信号以及该数据位信号被一对应装置所接收，并且该数据闪控信号以及该数据位信号由一传输元件所发出。3.根据权利要求2所述的补偿同步数据总线上误差的装置，其特征在于，该对应装置包括一x86相容的微处理器。4.根据权利要求1所述的补偿同步数据总线上误差的装置，其特征在于，该位延迟控制器包括多个第一匹配反相对，并且该时间表示成该多个第一匹配反相对中的零个或至少一个的函数。5.根据权利要求4所述的补偿同步数据总线上误差的装置，其特征在于，该同步延迟接收器包括多个第二匹配反相对，并且该多个第二匹配反相对为该多个第一匹配反相对的复制。6.根据权利要求5所述的补偿同步数据总线上误差的装置，其特征在于，该同步延迟接收器使用零个或至少一个的该多个第二匹配反相对延迟该数据位信号的登录，并且所使用的该多个第二匹配反相对的数量被标示于该延迟总线信号。7.根据权利要求1所述的补偿同步数据总线上误差的装置，其特征在于，还包括：一径向分布元件，用以接收该数据闪控信号以及产生该多个径向分布闪控信号，其中该多个径向分布闪控信号对应的多个同步延迟接收器的每一个该同步延迟接收器接收该多个径向分布闪控信号之一，并且每一个该径向分布闪控信号具有与在对应的该多个同步延迟接收器的该数据闪控信号相等的传输特性。8.一种补偿同步数据总线上误差的装置，其特征在于，包括一微处理器，该微处理器包括：一复制径向分布元件，用以接收一延迟脉冲信号，并且产生一复制闪控信号，其中该复制径向分布元件包括用于一数据闪控信号的径向分布元件的复制传输特性；一位延迟控制器，用以测量该延迟脉冲信号以及该复制闪控信号之间的时间，以及产生一延迟总线上的一延迟总线信号以标示该时间；一同步延迟接收器，耦接至该位延迟控制器，用以接收多个径向分布闪控信号之中的第一个径向分布闪控信号以及接收一数据位信号，并且以该时间延迟该数据位信号的登录。9.根据权利要求8所述的补偿同步数据总线上误差的装置，其特征在于，该数据闪控信号以及该数据位信号被该微处理器所接收，并且该数据闪控信号以及该数据位信号由一传输元件所发出。10.根据权利要求9所述的补偿同步数据总线上误差的装置，其特征在于，该微处理器包括一x86相容的微处理器。11.根据权利要求8所述的补偿同步数据总线上误差的装置，其特征在于，该位延迟控制器包括多个第一匹配反相对，并且该时间表示成该多个第一匹配反相对中的零个或是至少一个的函数。12.根据权利要求11所述的补偿同步数据总线上误差的装置，其特征在于，该同步延迟接收器包括多个第二匹配反相对，且该多个第二匹配反相对为该多个第一匹配反相对的复制。13.根据权利要求12所述的补偿同步数据总线上误差的装置，其特征在于，该同步延迟接收器使用零个或至少一个的该第二匹配反相对延迟该数据位信号的登录，并且所使用的该多个第二匹配反相对的数量被标示于该延迟总线信号。14.根据权利要求8所述的补偿同步数据总线上误差的装置，其特征在于，还包括：一径向分布元件，用以接收该数据闪控信号以及产生该多个径向分布闪控信号，其中该多个径向分布闪控信号对应的多个同步延迟接收器的每一个该同步延迟接收器接收该多个径向分布闪控信号的每一个该径向分布闪控信号，并且每一个该径向分布闪控信号具有与在对应的该多个同步延迟接收器的该数据闪控信号相等的传输特性。15.一种补偿同步数据总线上误差的方法，其特征在于，包括：通过一复制径向分布元件，复制用于一数据闪控信号的一径向分布元件的传输特性；接收一延迟脉冲信号；通过所复制的该传输特性，产生一复制闪控信号；通过一位延迟控制器，测量该延迟脉冲信号以及该复制闪控信号之间的时间，其中该时间始于第一信号的设置并且终止于第二信号的设置；在一延迟总线产生一延迟总线信号用以标示该时间；通过一同步延迟接收器，接收多个径向分布闪控信号的第一个径向分布闪控信号以及一数据位信号；以及以该时间延迟该数据位信号的登录。16.根据权利要求15所述的补偿同步数据总线上误差的方法，其特征在于，该数据闪控信号以及该数据位信号由一对应装置所接收，并且由一传输元件所发出。17.根据权利要求16所述的补偿同步数据总线上误差的方法，其特征在于，该对应装置包括一x86相容的微处理器。18.根据权利要求15所述的补偿同步数据总线上误差的方法，其特征在于，该时间表示成多个第一匹配反相对中的零个或至少一个的函数。19.根据权利要求18所述的补偿同步数据总线上误差的方法，其特征在于，还包括：通过多个第二匹配反相对复制该多个第一匹配反相对。20.根据权利要求19所述的补偿同步数据总线上误差的方法，其特征在于，延迟该数据位信号的登录的步骤包括：使用零个或至少一个的该第二匹配反相对传输该数据位信号，并且所使用的该多个第二匹配反相对的数量被标示于该延迟总线信号。21.根据权利要求15所述的补偿同步数据总线上误差的方法，其特征在于，还包括：产生该多个径向分布闪控信号，分布该多个径向分布闪控信号至多个对应的同步延迟接收器，其中每一个该径向分布闪控信号具有与在对应的该多个同步延迟接收器的该数据闪控信号相等的传输特性。22.一种补偿同步数据总线上误差的装置，其特征在于，包括：...

【专利技术属性】
技术研发人员：凡妮莎·S·坎尼克，詹姆斯·R·隆柏格，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：中国台湾;71