抗击穿的HEMT衬底和器件制造技术

本发明专利技术是抗击穿的HEMT衬底和器件。一种具有主表面和后表面的化合物半导体器件结构包括：包括第一和第二衬底层的硅衬底。所述第一衬底层延伸至所述后表面。所述第二衬底层延伸至所述硅衬底的与所述后表面相反的第一侧，使得所述第一衬底层通过所述第二衬底层与所述第一侧完全分隔开。成核区在所述硅衬底的所述第一侧上形成并且包括氮化物层。晶格过渡层在所述成核区上形成并且包括类型III‑V族半导体氮化物。所述晶格过渡层被配置成用于减轻由于所述化合物半导体器件结构中的所述硅衬底与其他层之间的晶格失配而在所述硅衬底中产生的应力。所述第二衬底层被配置成用于抑制所述硅衬底中的反型层。

【技术实现步骤摘要】

本申请涉及半导体器件，尤其涉及具有高额定电压的高电子迁移率场效应晶体管。
技术介绍
半导体晶体管，尤其是场效应控制的开关器件，诸如MISFET(金属绝缘体半导体场效应晶体管：MetalInsulatorSemiconductorFieldEffectTransistor)，下文中也被称为MOSFET(金属氧化物半导体场效应晶体管：MetalOxideSemiconductorFieldEffectTransistor)和也被称为异质结构FET(HFET)的HEMT(高电子迁移率场效应晶体管：high-electron-mobilityFieldEffectTransistor)以及调制掺杂FET(MODFET)被使用于各种应用中。HEMT是具有两种材料之间的结的晶体管，所述两种材料诸如GaN和AlGaN具有不同带隙。HEMT通常由诸如GaN、GaAs、InGaN、AlGaN等等的III-V族半导体材料形成。在基于GaN/AlGaN的HEMT中，二维电子气(2DEG)在AlGaN阻挡层与GaN缓冲层之间的边界处产生。所述2DEG形成器件的沟道而非形成传统MOSFET器件中的沟道的掺杂区。可使用类似原理来选择形成作为器件的沟道的二维空穴气(2DHG)的缓冲和阻挡层。2DEG或2DHG通常被称为二维载流子气。无需进一步措施，异质结结构会导致自导电的，即常开的晶体管。在没有正栅极电压的情况下，必须采取措施以防止HEMT的沟道区处于导电状态。一种用于形成用于HEMT的III-V族半导体材料的技术涉及将硅晶片作为用于III-V族半导体材料的外延生长的基衬底。优选硅晶片作为基衬底至少在某种程度上是因为硅的丰富性和可用性。然而，III-V族半导体材料(例如GaN)在硅上的直接外延生长是不可能的。鉴于此，硅晶片的表面被涂覆有利于III-V族半导体材料的外延生长的成核层(例如AlN层)。另外，硅与GaN之间的晶格失配可导致两种材料之间的应变。这种应变会在GaN材料中产生缺陷并且有害地影响器件性能。鉴于此，可在成核层上设置晶格过渡层。晶格过渡层是由AlGaN构成的层，例如具有逐渐减少的铝含量的层。另一种技术涉及例如GaN和AlN层的周期性的重复。用任意一种或这两种配置，即可在晶格过渡层的顶部上生长无应力且无缺陷的纯GaN缓冲层。HEMT被视为功率晶体管应用的有吸引力的候选者。功率晶体管是能够切换与大功率应用相关联的大幅度电压和/或电流的器件。然而，相比于其他器件技术，与HEMT器件相关的一些缺点包括较高漏电流以及降低的电压阻断能力。GaN材料尤其易受带-带遂穿机制的影响，导致在足够大的电势下的器件的漏电流。另外，在上述的包括硅晶片和成核层的结构中，由于极化效应，在硅晶片与成核层之间的界面处会产生电子反型层。在足够大的电势下，电子通过热电子机制可从该反型层遂穿通过势能垒或克服势能垒。也有可能是两种效应的组合。一种用于提高III-V族HEMT器件的电压阻断能力的公知技术是增加缓冲层的厚度。例如，可使用厚度为5μm的或更厚的缓冲层来提供基于GaN的具有400V额定电压的HEMT器件。然而，由于外延工艺难以控制，因此形成具有该厚度的GaN层(例如通过外延生长)很昂贵。因此，有改善的必要。
技术实现思路
公开了一种具有主表面和与主表面相反的后表面的化合物半导体器件结构。根据一个实施例，化合物半导体器件结构包括硅衬底，所述硅衬底包括第一和第二衬底层。第一衬底层延伸至后表面。第二衬底层延伸至硅衬底的与后表面相反的第一侧，使得第一衬底层通过第二衬底层与第一侧完全分隔开。化合物半导体器件结构还包括形成在硅衬底的第一侧上并且包括氮化物层的成核区，以及形成在成核区上并且包括类型III-V族半导体氮化物的晶格过渡层。晶格过渡层被配置成用于减轻由于化合物半导体器件结构中的硅衬底与其他层之间的晶格失配而在硅衬底中产生的应力。第二衬底层被配置成用于抑制硅衬底中的在硅衬底与成核区之间的边界处产生的反型层。公开了一种在具有主表面和与主表面相反的后表面的化合物半导体器件结构中形成的半导体器件。根据一个实施例，半导体器件包括具有第一和第二衬底层的硅衬底。第一衬底层延伸至后表面。第二衬底层延伸至硅衬底的与后表面相反的第一侧，使得第一衬底层通过第二衬底层与第一侧完全分隔开。半导体器件还包括形成在硅衬底的第一侧上并且包括氮化物层的成核区，以及形成在成核区上并且包括类型III-V族半导体氮化物的晶格过渡层。半导体器件还包括在晶格过渡层上形成的类型III-V族半导体氮化物区。所述类型III-V族半导体氮化物区包括高电子迁移率半导体器件。晶格过渡层被配置成用于减轻由于化合物半导体器件结构中的硅衬底与其他层之间的晶格失配而在硅衬底中所产生的应力。第二衬底层被配置成用于抑制硅衬底中的在硅衬底与成核区之间的边界处产生的反型层。公开了一种在具有主表面和与主表面相反的后表面的化合物半导体器件结构中形成半导体器件的方法。根据一个实施例，所述方法包括形成包括第一和第二衬底层的硅衬底。第一衬底层延伸至后表面。第二衬底层延伸至硅衬底的与后表面相反的第一侧，使得第一衬底层通过第二衬底层与第一侧完全分隔开。所述方法还包括在硅衬底的第一侧上形成包括氮化物层的成核区，以及在成核区上形成晶格过渡层。晶格过渡层被配置成用于减轻由于化合物半导体器件结构中的硅衬底与其他层之间的晶格失配而在硅衬底中产生的应力。所述方法还包括在晶格过渡层上外延生长类型III-V族半导体氮化物区。在阅读以下详细描述并查看附图时，本领域的技术人员将会认识到附加的特征和优点。附图说明附图的元件不一定相对彼此按比例绘制。相似的附图标记表示相应的相似部分。图示出的各种实施例的特征可结合起来，除非它们彼此排斥。各实施例在图中被示出并且在接下来的描述中被具体化。图1示出根据一个实施例的化合物半导体器件结构。图2包括图2A和图2B，示出根据一个实施例的两种不同化合物半导体器件结构的击穿电压对比。图3示出根据另一个实施例的化合物半导体器件结构。图4示出根据另一个实施例的化合物半导体器件结构。图5示出根据一个实施例的在化合物半导体器件结构中形成的半导体器件。具体实施方式本文公开的实施例包括具有减轻电子发射和隧穿机制以增加半导体材料的垂直击穿强度的特征的化合物半导体器件结构。化合物半导体器件结构的一个有利特征是设置在化合物半导体器件的硅衬底部分中的高度掺杂层。此高度掺杂层可以是p-型层。硅衬底的剩余部分可以是n-型，或替代地例如可以是相比于该高度掺杂层具有更低掺杂浓度的p-型。高度掺杂层划定硅衬底与成核区之间的界面并且耗尽界面区的电子。因此，在此界面处形成的反型层丧失电子，注入成核区的电子源基本上被废除或至少被抑制。化合物半导体器件结构的另一有利特征是成核区的组成。根据一个实施例，成核区是化合物半导体层，具有插入在两个氮化物(例如AlN)层之间的掺杂类型III-V族半导体氮化物(例如AlGaN)层。所述掺杂类型III-V族半导体氮化物层抬高了对存在于成核区中的载流子的能垒，因此在整个成核区减轻了隧穿效应。基于以下描述，化合物半导体器件结构的另外有利之处对本领域普通技术人员将变得显而易见。参考图1，示出了根据一个实施例的化合物半导体本文档来自技高网...

【技术保护点】
一种具有主表面和与所述主表面相反的后表面的化合物半导体器件结构，所述化合物半导体器件结构包括：包括第一和第二衬底层的硅衬底，所述第一衬底层延伸至所述后表面，所述第二衬底层延伸至所述硅衬底的与所述后表面相反的第一侧，使得所述第一衬底层通过所述第二衬底层与所述第一侧完全分隔开；形成在所述硅衬底的所述第一侧上并且包括氮化物层的成核区；以及形成在所述成核区上并且包括类型III‑V族半导体氮化物的晶格过渡层，其中，所述晶格过渡层被配置成用于减轻由于所述化合物半导体器件结构中的所述硅衬底与其他层之间的晶格失配而在所述硅衬底中产生的应力，以及其中，所述第二衬底层被配置成用于抑制所述硅衬底中的在所述硅衬底与所述成核区之间的界面处产生的反型层。

【技术特征摘要】
2015.07.31 US 14/814,9561.一种具有主表面和与所述主表面相反的后表面的化合物半导体器件结构，所述化合物半导体器件结构包括：包括第一和第二衬底层的硅衬底，所述第一衬底层延伸至所述后表面，所述第二衬底层延伸至所述硅衬底的与所述后表面相反的第一侧，使得所述第一衬底层通过所述第二衬底层与所述第一侧完全分隔开；形成在所述硅衬底的所述第一侧上并且包括氮化物层的成核区；以及形成在所述成核区上并且包括类型III-V族半导体氮化物的晶格过渡层，其中，所述晶格过渡层被配置成用于减轻由于所述化合物半导体器件结构中的所述硅衬底与其他层之间的晶格失配而在所述硅衬底中产生的应力，以及其中，所述第二衬底层被配置成用于抑制所述硅衬底中的在所述硅衬底与所述成核区之间的界面处产生的反型层。2.根据权利要求1所述的化合物半导体器件结构，其中，所述成核区包括两个或两个以上氮化物层，所述氮化物层中的每个通过掺杂类型III-V族半导体氮化物层彼此分隔开。3.根据权利要求2所述的化合物半导体器件结构，其中，所述成核区包括：形成在所述硅衬底的所述第一侧上的第一氮化物层；形成在所述第一氮化物层上的第一类型III-V族半导体氮化物层；以及形成在所述第一类型III-V族半导体氮化物层上的第二氮化物层。4.根据权利要求3所述的化合物半导体器件结构，其中，所述成核区还包括：形成在所述第二氮化物层上的第二类型III-V族半导体氮化物层；以及形成在所述第二类型III-V族半导体氮化物层上的第三氮化物层。5.根据权利要求3所述的化合物半导体器件结构，其中，所述第一和第二氮化物层由AlN形成，并且所述第一类型III-V族半导体氮化物层由AlGaN形成。6.根据权利要求2所述的化合物半导体器件结构，其中，所述第一衬底层具有n-型多数载流子浓度并且所述第二衬底层具有p-型多数载流子浓度。7.根据权利要求2所述的化合物半导体器件结构，其中，所述第一衬底层具有p-型多数载流子浓度并且所述第二衬底层具有p-型多数载流子浓度，而且所述第二衬底层与所述第一衬底层相比被更高度地掺杂。8.根据权利要求2所述的化合物半导体器件结构，还包括：形成在所述晶格过渡层上的缓冲层，以及形成在所述缓冲层上并且延伸至所述主表面的阻挡层，所述阻挡层与所述缓冲层相比具有不同的带隙，二维电荷载流子气沟道沿所述缓冲层与所述阻挡层之间的界面产生。9.根据权利要求8所述的化合物半导体器件结构，其中，所述缓冲层包括GaN，所述阻挡层包括AlGaN。10.根据权利要求2所述的化合物半导体器件结构，还包括：形成在所述硅衬底中的埋置绝缘层，其中，所述埋置绝缘层平行于所述主表面和所述后表面延伸，所述埋置绝缘层与所述硅衬底的所述第一侧间隔开，并且所述埋置绝缘层与所述第一侧之间的间隔距离小于或等于200nm。11.一种在具有主表面以及与所述主表面相反的后表面的化合物半导体器件结构中形成的半导体器件，所述半导体器件包括：包括第一和第二衬底层的硅衬底，所述第一衬底层延伸至所述后表面，所述第二衬底层延伸至所述硅衬底的与所述后表面相反的第一侧，使得所述第一衬底层通过所述第二衬底层与所述第一侧完全分隔开；形成在所述硅衬底的所述第一侧上并且包括氮化物层的成核区；形成在所述成核区上并且包括类型III-V族半导体氮化物的晶格过渡层；以及形成在所述晶格过渡层上的类型III-V族半导体氮化物区，所述类型III-V族半导体氮化物区包括高...

【专利技术属性】
技术研发人员：G·库拉托拉，I·多米勒尔，M·胡贝尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT