一种高阶温度补偿的带隙基准电路制造技术

本发明专利技术属于电子电路技术领域，特别涉及一种高阶温度补偿的带隙基准电路。包括带隙基准电路和电压调整电路；本发明专利技术通过增加非线性的温度补偿以及反馈调节电路，较好的改善了温度系数，并且通过电压调整电路的负反馈作用可以使基准输出电压更加稳定，进而得到具有高阶温度补偿的带隙基准电压，比传统带隙基准电压相比具有更低的温度系数，并且基准输出电压更为精确稳定。该电路可以应用于振荡器、数据转换器等各种模拟集成电路中。

【技术实现步骤摘要】

本专利技术属于集成电路领域，特别涉及一种高阶温度补偿的带隙基准电路。
技术介绍
带隙基准电路用于产生与温度无关的参考电压，是模拟集成电路中的重要模块，普遍应用于模数转换器(ADC)、数模转换器(DAC)、低压差线性稳压器(LDO)等领域。高性能的带隙基准电路是设计的关键技术之一，它的精度直接决定了整个系统的精度。传统的一阶温度补偿的带隙基准电路如图1所示，其基本原理是利用具有正温度系数的热电压VT与具有负温度系数的三极管基极-发射极电压VBE加权求和，从而得到零温度系数的基准电压。由于热电压VT的温度系数是一个固定值，而VBE的温度系数本身会随着温度的变化而变化，所以该方法得到的基准电压只能实现一阶温度补偿。
技术实现思路
针对上述不足，本专利技术提供了一种高阶温度补偿的带隙基准电路，对比传统的一阶温度补偿，本专利技术增加了非线性的温度补偿以及电压调整电路，降低了带隙基准电压的温度系数，提高了基准电压的精确度，能满足更高精度的应用需求。本专利技术的技术方案如下：一种高阶温度补偿的带隙基准电路，包括电压调整电路和带隙基准电路，其特征在于，所述带隙基准电路包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、二极管D1、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第九电阻R0；第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的源极相连并作为带隙基准电路的输出端输出电压信号VREF，第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的栅极相连并连接第一三极管Q1的集电极，第六PMOS管MP6的漏极与栅极互连；第一三极管Q1的基极通过第九电阻R0后与第二三极管Q2的基极连接，第二三极管Q2的集电极连接第七PMOS管MP7的漏极；第一三极管Q1的发射极通过第一电阻R1后连接第二三极管Q2的发射极；第二电阻R2接在第二三极管Q2的发射极和地GND之间；第三电阻R3接在第二三极管Q2的基极和地GND之间；第二三极管Q2的基极通过第四电阻R4和第五电阻R5的串联结构后与第八PMOS管MP8的源极连接；二极管D1的正向端接第八PMOS管MP8的漏极，其负向端接第四电阻R4和第五电阻R5的串联点。具体的，所述电压调整电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MPS1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MNS1、第五NMOS管MNS2、第六NMOS管MNS3、第六电阻R6、第七电阻R7、第八电阻R8、第三三极管Q3、第四三极管Q4、第五三极管Q5、第一电容C1和第二电容C2；第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的源极连接电源电压VCC，第一PMOS管MP1的栅极连接偏置电压VB，第一PMOS管MP1的漏极连接第六PMOS管MPS1的源极，第六PMOS管MPS1的栅极与第四NMOS管MNS1的栅极相连并连接使能信号一UVLO，第四NMOS管MNS1的漏极连接第一NMOS管MN1、第二NMOS管MN2的栅极和第五NMOS管MNS2的漏极，第五NMOS管MNS2的栅极连接使能信号二UVP，第六PMOS管MPS1的漏极连接第一NMOS管MN1的漏极，第二NMOS管MN2的漏极连接第二PMOS管MP2的漏极和栅极以及第三PMOS管MP3的栅极，第四NMOS管MNS1、第五NMOS管MNS2、第一NMOS管MN1和第二NMOS管MN2的源极接地GND；第三PMOS管MP3的漏极连接第三三极管Q3的基极、第五三极管Q5的集电极和第六NMOS管MNS3的漏极，第六NMOS管MNS3的栅极接信号LH43，第一电容C1接在第六NMOS管MNS3的漏极和地GND之间；第三三极管Q3的发射极接第六电阻R6的一端和第四三极管Q4的基极，第六电阻R6的另一端接第四三极管Q4的发射极、第五三极管Q5的基极和第五PMOS管MP5的源极，第三三极管Q3和第四三极管Q4的集电极接电源电压VCC；第五三极管Q5的发射极接第四PMOS管MP4的源极，第二电容C2接在第四PMOS管MP4的栅极和地GND之间；第五PMOS管MP5的栅极和漏极互连并连接第三NMOS管MN3的栅极，第七电阻R7接在第五PMOS管MP5的漏极和地GND之间，第八电阻R8接在第三NMOS管MN3的漏极和电源电压VCC之间；第三NMOS管MN3的源极、第四PMOS管MP4的漏极和第六NMOS管MNS3的源极接地GND；第四三极管Q4的发射极连接所述带隙基准电路中第六PMOS管MP6的源极，第四PMOS管MP4的栅极连接所述带隙基准电路中第二三极管Q2的集电极。具体的，所述电压调整电路中第四三极管Q4的发射极输出信号VREF_CTRL，表示输出电压VREF上电标志信号，其在电路系统正常工作时为低电平，电路系统关断时为高电平。具体的，所述电压调整电路的使能信号一UVLO为电源VCC的欠压信号，欠压时为高电平；使能信号二UVP为输出电压VREF的欠压信号，欠压时为高电平；两个使能信号控制电路系统的开启和关断：使能信号一UVLO为高或者使能信号二UVP为高时，整个电路系统将关断，只有当使能信号一UVLO和使能信号二UVP都为低时电路系统正常工作。具体的，所述电压调整电路中第六NMOS管MNS3的栅极输入信号LH43为使能信号一UVLO和使能信号二UVP做或运算得到。具体的，所述带隙基准电路内的第二三极管Q2与所述电压调整电路内的第四PMOS管MP4和第五三极管Q5形成负反馈环路稳定输出电压VREF。本专利技术的有益效果：在带隙基准电路的三极管Q1和Q2的基极之间增加电阻R0，由于Q1与Q2的基极电流只流过R4并没有流过R3，所以引入R0消除基极电流的温度特性对R5和R4连接节点VREF_OSC以及输出电压VREF的影响，通过选择R1，使得基准电压线性项中x2的曲率K2约等于x1的曲率A，得到一阶补偿；调节电阻R0，使得非线性项中y2的曲率近似等于y1的曲率B，得到非线性的温度补偿，较好的改善了温度系数；通过带隙基准电路内的三极管Q2与所述电压调整电路内的PMOS管MP4和三极管Q5形成负反馈环路稳定输出电压VREF，得到温度特性较好且更稳定的基准电压VREF。附图说明图1为传统的带隙基准电路示意图。图2为本专利技术提供的一种高阶温度补偿的带隙基准电路示意图，其中左边部分为电压调整电路，右边部分为带隙基准电路。图3为本专利技术提供的一种高阶温度补偿的带隙基准电路的带隙基准电路示意图。图4为本专利技术提供的一种高阶温度补偿的带隙基准电路的电压调整电路示意图。具体实施方式下面结合附图和实施例对本专利技术的技术方案作以下详细描述：一种高阶温度补偿的带隙基准电路，包括高阶带隙基准电路和电压调整电路；所述高阶带隙基准电路用于产生具有高阶温度补偿的带隙电压，而电压调整电路的负反馈调节又可以使基准输出电压更加稳定。与传统的带隙基准电路相比较，该电路特征在于增加了非线性的温度补偿以及电压调整电路，并且通过两个使能控制信号UVLO和UVP控制整个电路模块的开启和关断，这里的非线性本文档来自技高网...

【技术保护点】
一种高阶温度补偿的带隙基准电路，包括电压调整电路和带隙基准电路，其特征在于，所述带隙基准电路包括第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、二极管(D1)、第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)和第九电阻(R0)；第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的源极相连并作为带隙基准电路的输出端输出电压信号(VREF)，第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的栅极相连并连接第一三极管(Q1)的集电极，第六PMOS管(MP6)的漏极与栅极互连；第一三极管(Q1)的基极通过第九电阻(R0)后与第二三极管(Q2)的基极连接，第二三极管(Q2)的集电极连接第七PMOS管(MP7)的漏极；第一三极管(Q1)的发射极通过第一电阻(R1)后连接第二三极管(Q2)的发射极；第二电阻(R2)接在第二三极管(Q2)的发射极和地(GND)之间；第三电阻(R3)接在第二三极管(Q2)的基极和地(GND)之间；第二三极管(Q2)的基极通过第四电阻(R4)和第五电阻(R5)的串联结构后与第八PMOS管(MP8)的源极连接；二极管(D1)的正向端接第八PMOS管(MP8)的漏极，其负向端接第四电阻(R4)和第五电阻(R5)的串联点。...

【技术特征摘要】
1.一种高阶温度补偿的带隙基准电路，包括电压调整电路和带隙基准电路，其特征在于，所述带隙基准电路包括第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、二极管(D1)、第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)和第九电阻(R0)；第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的源极相连并作为带隙基准电路的输出端输出电压信号(VREF)，第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的栅极相连并连接第一三极管(Q1)的集电极，第六PMOS管(MP6)的漏极与栅极互连；第一三极管(Q1)的基极通过第九电阻(R0)后与第二三极管(Q2)的基极连接，第二三极管(Q2)的集电极连接第七PMOS管(MP7)的漏极；第一三极管(Q1)的发射极通过第一电阻(R1)后连接第二三极管(Q2)的发射极；第二电阻(R2)接在第二三极管(Q2)的发射极和地(GND)之间；第三电阻(R3)接在第二三极管(Q2)的基极和地(GND)之间；第二三极管(Q2)的基极通过第四电阻(R4)和第五电阻(R5)的串联结构后与第八PMOS管(MP8)的源极连接；二极管(D1)的正向端接第八PMOS管(MP8)的漏极，其负向端接第四电阻(R4)和第五电阻(R5)的串联点。2.根据权利要求1所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MPS1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MNS1)、第五NMOS管(MNS2)、第六NMOS管(MNS3)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第三三极管(Q3)、第四三极管(Q4)、第五三极管(Q5)、第一电容(C1)和第二电容(C2)；第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的源极连接电源电压(VCC)，第一PMOS管(MP1)的栅极连接偏置电压(VB)，第一PMOS管(MP1)的漏极连接第六PMOS管(MPS1)的源极，第六PMOS管(MPS1)的栅极与第四NMOS管(MNS1)的栅极相连并连接使能信号一(UVLO)，第四NMOS管(MNS1)的漏极连接第一NMOS管(MN1)、第二NMOS管(MN2)的栅极和第五NMOS管(MNS2)的漏极，第五NMOS管(MNS2)的栅极连接使能信号二(UVP)，第六PMOS管(MPS1)的漏极连接第一NMOS管(MN1)的漏极，第二NMOS管(MN2)的漏极连接第...

【专利技术属性】
技术研发人员：乔明，丁立文，卢璐，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51