深能级快速离化导通器件及其制造方法技术

本发明专利技术公开了一种深能级快速离化导通器件及其制造方法，属于半导体器件工艺制造技术领域。本发明专利技术包括N型半导体基片，所述N型半导体基片的正面为P型扩散区，所述P型扩散区上分布阴极P+区、阴极N+区和P+保护环，在所述阴极P+区、阴极N+区和P+保护环上覆盖阴极金属电极；所述N型半导体基片的背面分布阳极P+区、阳极N+区和N+保护环，在阳极P+区、阳极N+区和N+保护环之上覆盖阳极金属电极。本发明专利技术中的器件具有很高的工作电压、工作电流，深能级陷阱将快速释放出离化电子，电流上升率高、导通速度快，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可广泛应用于高功率脉冲源系统中。

【技术实现步骤摘要】

本专利技术属于半导体器件工艺制造
，尤其涉及一种深能级快速离化导通器件及其制造方法。
技术介绍
脉冲功率技术起源于20世纪40-50年代，最初应用于国防科研领域。60年代，J.C.Martin及其研究小组将Blumlein传输线技术应用于闪光X射线照相，使脉冲功率技术进入实用化阶段。随后，脉冲功率技术飞跃发展，单脉冲峰值功率超过1014W，脉冲宽度从μm到ns乃至ps量级。目前，随着材料科学、开关技术、储能技术等相关领域的技术进步和应用范围的不断拓展，脉冲功率技术获得了更加广阔的发展空间。在脉冲功率系统中，传统的开关有火花隙、闸流管、真空管和爆炸式开关等。这些传统开关在脉冲功率系统中使用非常广泛，技术也较为成熟。但是这些传统开关都有一些难以克服的缺点，如工作寿命短、开关体积庞大、同步性差、易受干扰等。另外火花隙、闸流管等开关功耗较大，需要庞大的冷却系统；而真空管等开关的重复频率极低。随着半导体工业的迅速发展，半导体固态开关在电力电子领域的应用日益广泛。半导体固态开关具有体积小、寿命长、工作稳定等优点，从最早的晶闸管到后来的GTO、GCT、IGBT和MOSFET半导体开关呈现出全面取代传统开关的趋势。但这些半导体开关仍然存在一定缺陷，GTO、GCT虽工作电压较高，但重复频率很低；MOSFET工作频率较高，但是工作电压较低；另外，这些器件都是三端器件，工作时需要用复杂的电路发生触发信号，当采用多级串并联时，触发系统将变得十分复杂，给使用和维护带来很大困难。
技术实现思路
本专利技术所要解决的技术问题是提供一种深能级快速离化导通器件，仅需通过脉冲进行触发，不需要复杂的触发系统，同时具有很高的工作电压、工作电流，深能级陷阱将快速释放出离化电子，电流上升率高、导通速度快，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可广泛应用于高功率脉冲源系统中。为解决上述技术问题，本专利技术所采取的技术方案是：一种深能级快速离化导通器件，包括N型半导体基片，所述N型半导体基片的正面为P型扩散区，所述P型扩散区上分布阴极P+区、阴极N+区和P+保护环，在所述阴极P+区、阴极N+区和P+保护环上覆盖阴极金属电极；所述N型半导体基片的背面分布阳极P+区、阳极N+区和N+保护环，在阳极P+区、阳极N+区和N+保护环之上覆盖阳极金属电极。进一步的技术方案，所述N型半导体基片为N型Si材料，电阻率为90Ω·cm，厚度为400-450μm；所述N型半导体基片正面的P型扩散区的深度为50-100μm。进一步的技术方案，所述P型扩散区上分布的阴极P+区深度为15±5μm，表面方块电阻为5-10Ω/□；阴极N+区深度为20±5μm，表面方块电阻为0.1-0.5Ω/□；P+保护环深度为15±5μm，表面方块电阻为5-10Ω/□。进一步的技术方案，所述N型半导体基片背面分布的阳极P+区深度为15±5μm，表面方块电阻为5-10Ω/□；阳极N+区深度为20±5μm，表面方块电阻为0.1-0.5Ω/□；N+保护环深度为15±5μm，表面方块电阻为5-10Ω/□。更进一步的技术方案，所述器件的阳极金属电极和阴极金属电极均为钼电极。本专利技术还提供了一种深能级快速离化导通器件的制造方法，该制造方法只需进行一次正反面光刻，降低了工艺复杂性，简化了工艺流程，工艺简单，不需要复杂的工艺设备，易于实现；并且与现有硅工艺技术兼容，不会增加额外的成本。为解决上述技术问题，本专利技术所采取的技术方案是：一种深能级快速离化导通器件的制造方法，包括以下步骤：(一)对N型半导体基片进行清洗烘干处理；(二)正面进行P型高温扩散掺杂；(三)采用湿法腐蚀，去除表面氧化层；(四)固定N型半导体基片的掺杂面，将未掺杂一面进行抛光减薄处理；(五)在N型半导体基片两面形成扩散掩膜图形；(六)同时在N型半导体基片两面形成N+和P+扩散区；(七)N型半导体基片两面生长金属镍层，退火形成欧姆接触电极；(八)将芯片烧结在金属钼片上，形成阴极金属电极、阳极金属电极；(九)芯片边缘形成磨角终端，采用硅橡胶对芯片边缘进行保护。其中，步骤(二)中P型高温扩散掺杂杂质为Al、B，热扩散温度为1100-1300℃，扩散时间为15-20h。其中，步骤(六)中同时在N型半导体基片两面形成N+和P+扩散区的方法为：1)采用磷源进行高温扩散，预扩散时间为1-2h，温度为1000-1200℃；2)HF溶液湿法腐蚀去除表面氧化层，3)采用硼源进行高温扩散，热扩散时间为15-20h，温度为1100-1300℃，同时形成P+保护环、阴极N+区、阴极P+区、N+保护环、阳极P+区、阳极N+区。其中，步骤(七)中N型半导体基片两面生长金属镍层，退火形成欧姆接触电极包括：1)通过分子束外延分别在N型半导体基片两面生长金属镍，厚度为2)在N2气氛中，600-700℃下退火15-20min形成欧姆接触电极。其中，步骤(九)中芯片边缘形成磨角终端，采用硅橡胶对芯片边缘进行保护包括，1)采用M14的SiC磨料对芯片边缘进行磨角造型处理，形成5°±5°和25°±5°两个角度；2)在芯片边缘均匀涂抹硅橡胶；3)将带有硅橡胶的芯片在室温下固化20h，之后在150-200℃下固化20h。采用上述技术方案所产生的有益效果在于：本专利技术所提供的深能级快速离化导通器件是一种两端器件，当器件两端施加高于正向阻断电压2～3倍的过压脉冲，具有超快的电压上升率时，器件内部深能级陷阱将释放出离化电子，引起器件内产生巨量等离子体，使器件以亚纳秒级的速度迅速导通，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可应用于高功率脉冲源系统中；本专利技术中的器件为脉冲触发，触发简单、工作电压高于＞5KV、工作电流大于＞10KA、电流上升率高于＞100kA/μs、并以亚纳秒级的速度迅速导通，非常适合应用于脉冲功率系统中，在废液废气处理、纳米工程、生物医疗、大功率激光器、采矿勘探等领域将有广泛的应用前景。本专利技术提供的深能级快速离化导通器件的制造方法，该制造方法只需进行一次正反面光刻，降低了工艺复杂性，简化了工艺流程，工艺简单，不需要复杂的工艺设备，易于实现；并且与现有硅工艺技术兼容，不会增加额外的成本。附图说明图1是本专利技术提供的深能级快速离化导通器件的示意图；图2是本专利技术提供的深能级快速离化导通器件磨角终端结构的示意图；图3是本专利技术提供的N型半导体基片正面阴极区和背面阳极区示意图；图4是本专利技术提供的N型半导体基片正面阴极区和背面阳极区示意图；图5是本专利技术提供的N型半导体基片正面阴极区和背面阳极区示意图；图6是本专利技术提供的N型半导体基片正面阴极区和背面阳极区示意图；图7是本专利技术提供的深能级快速离化导通器件制造方法的示意图；图8是本专利技术提供的深能级快速离化导通器件制造方法的示意图；图9是本专利技术提供的深能级快速离化导通器件制造方法的示意图；图10是本专利技术提供的深能级快速离化导通器件制造方法的示意图；图11是本专利技术提供的深能级快速离化导通器件制造方法的示意图；图中：1、N型半导体基片，2、P型扩散区，3、P+保护环，4、阴极N+区，5、阴极P+区，6、阴极金属电极，7、N+保护环，8、阳极P+区，9、阳极N+区，10、阳极金属电极，11、磨角终端，12本文档来自技高网...

【技术保护点】
一种深能级快速离化导通器件，其特征在于，包括N型半导体基片(1)，所述N型半导体基片(1)的正面为P型扩散区(2)，所述P型扩散区(2)上分布阴极P+区(5)、阴极N+区(4)和P+保护环(3)，在所述阴极P+区(5)、阴极N+区(4)和P+保护环(3)上覆盖阴极金属电极(6)；所述N型半导体基片(1)的背面分布阳极P+区(8)、阳极N+区(9)和N+保护环(7)，在阳极P+区(8)、阳极N+区(9)和N+保护环(7)之上覆盖阳极金属电极(10)。

【技术特征摘要】
1.一种深能级快速离化导通器件，其特征在于，包括N型半导体基片(1)，所述N型半导体基片(1)的正面为P型扩散区(2)，所述P型扩散区(2)上分布阴极P+区(5)、阴极N+区(4)和P+保护环(3)，在所述阴极P+区(5)、阴极N+区(4)和P+保护环(3)上覆盖阴极金属电极(6)；所述N型半导体基片(1)的背面分布阳极P+区(8)、阳极N+区(9)和N+保护环(7)，在阳极P+区(8)、阳极N+区(9)和N+保护环(7)之上覆盖阳极金属电极(10)。2.根据权利要求1所述的深能级快速离化导通器件，其特征在于，所述N型半导体基片(1)为N型Si材料，电阻率为90Ω·cm，厚度为400-450μm；所述N型半导体基片(1)正面的P型扩散区(2)的深度为50-100μm。3.根据权利要求1所述的深能级快速离化导通器件，其特征在于，所述P型扩散区(2)上分布的阴极P+区(5)深度为15±5μm，表面方块电阻为5-10Ω/□；阴极N+区(4)深度为20±5μm，表面方块电阻为0.1-0.5Ω/□；P+保护环(3)深度为15±5μm，表面方块电阻为5-10Ω/□。4.根据权利要求1所述的深能级快速离化导通器件，其特征在于，所述N型半导体基片(1)背面分布的阳极P+区(8)深度为15±5μm，表面方块电阻为5-10Ω/□；阳极N+区(9)深度为20±5μm，表面方块电阻为0.1-0.5Ω/□；N+保护环(7)深度为15±5μm，表面方块电阻为5-10Ω/□。5.根据权利要求1所述的深能级快速离化导通器件，其特征在于，所述器件的阳极金属电极(10)和阴极金属电极(6)均为钼电极。6.一种深能级快速离化导通器件的制造方法，其特征在于，包括以下步骤：(一)对N型半导体基片(1)进行清洗烘干处理；(二)正面进行P型高温扩散掺杂；(三)采用湿法腐蚀，去除表面氧化层；(四)固定N型半导体基片(1)的掺...

【专利技术属性】
技术研发人员：王敬轩，刘忠山，闫伟，王永维，王勇，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北;13