移位寄存器及其驱动方法、栅极驱动电路技术

本发明专利技术实施例公开了一种移位寄存器及其驱动方法、栅极驱动电路。其中，所示移位寄存器包括：扫描信号输出单元、第一晶体管、复位单元、保持控制单元、第一保持单元、第二保持单元和漏电流抑制单元，第一晶体管用于控制第一控制节点的电位以驱动所述扫描信号输出单元输出扫描信号，复位单元用于控制第一控制节点的电位以关闭所述扫描信号输出单元，保持控制单元用于控制第二控制节点的电位漏电流抑制单元与第一晶体管的至少一个电极电连接，用于抑制所述第一晶体管在扫描信号输出阶段之后工作时间段内的漏电流。本发明专利技术实施提供的技术方案，可以抑制第一晶体管的漏电流，提高移位寄存器电路的工作稳定性。

【技术实现步骤摘要】

本专利技术实施例涉及显示
，尤其涉及移位寄存器及其驱动方法、栅极驱动电路。
技术介绍
液晶显示器(LiquidCrystalDisplay，LCD)是目前所采用的最为广泛的显示装置，在LCD的阵列基板上，形成有显示区域和围绕该显示区域的周边区域，在显示区域设置有呈矩阵排列的像素单元，在阵列基板的周边区域设置有栅极驱动电路，该栅极驱动电路由级联的移位寄存器依次连接形成，LCD在进行显示时，通过级联的移位寄存器依次输出扫描信号，逐行开启显示区域的各行像素单元。现有移位寄存器电路中包括多个晶体管，上述晶体管的特性会随外界温度等因素的影响而发生漂移，例如在外界温度升高时会导致晶体管的漏电流显著增加，进而降低移位寄存器的工作稳定性，影响整个液晶显示器的显示效果。
技术实现思路
本专利技术提供移位寄存器及其驱动方法、栅极驱动电路，以抑制第一晶体管的漏电流，提高移位寄存器的工作稳定性。第一方面，本专利技术实施例提供了一种移位寄存器，包括：扫描信号输出单元，其控制端与第一控制节点电连接，输入端与扫描信号输入线电连接，输出端与移位寄存器的输出端电连接，第一晶体管，其栅极与前N级移位寄存器的输出端电连接，第一极与第一电平信号线电连接，第二极与所述第一控制节点电连接，用于控制所述第一控制节点的电位以驱动所述扫描信号输出单元输出扫描信号，N为正整数；复位单元，其控制端与后M级移位寄存器的输出端电连接，输入端与第二电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以关闭所述扫描信号输出单元，M为正整数；保持控制单元，其控制端与所述第一控制节点电连接，第一输入端与第三电平信号线电连接，第二输入端与所述第一时钟信号线电连接，输出端与第二控制节点电连接，用于控制所述第二控制节点的电位；第一保持单元，其控制端与所述第二控制节点电连接，输入端与所述第四电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与所述第五电平信号线电连接，输出端与所述移位寄存器的输出端电连接；漏电流抑制单元，与所述第一晶体管的至少一个电极电连接，用于抑制所述第一晶体管在扫描信号输出阶段之后工作时间段内的漏电流。第二方面，本专利技术实施例还提供了一种栅极驱动电路，该栅极驱动电路包括本专利技术任意实施例提供的移位寄存器。第三方面，本专利技术实施例还提供了一种用于驱动本专利技术任意实施例提供的移位寄存器的驱动方法，该方法包括：预充电阶段，第一晶体管控制所述第一控制节点的电位以驱动扫描信号输出单元导通；扫描信号输出阶段，扫描信号输出单元导通，以将从扫描信号输入线输入的扫描信号从所述移位寄存器的输出端输出；复位阶段，复位单元控制所述第一控制节点的电位以关闭所述扫描信号输出单元；保持阶段，第一保持单元将从第四电平信号线输入的电平信号传输到所述第一控制节点，以及第二保持单元将从所述第五电平信号线输入的电平信号传输到所述移位寄存器的输出端，所述扫描信号输出单元保持关闭状态；其中，在扫描信号输出阶段之后的工作时间段，漏电流抑制单元抑制第一晶体管的漏电流。本专利技术实施例提供的技术方案，通过在移位寄存器中设置漏电流抑制单元，该漏电流抑制单元与第一晶体管的至少一个电极电连接，以使得该漏电流抑制单元能够抑制第一晶体管的漏电流，上述的第一晶体管用于控制所述第一控制节点的电位以驱动扫描信号输出单元输出扫描信号，而通常在扫描信号输出阶段之后，需要控制第一控制节点的电位以使扫描信号输出单元截止；如果在高温工作时，第一晶体管的特性漂移，则会导致第一晶体管在扫描信号输出阶段之后漏电流增大，进而影响第一控制节点的电位，因此，本专利技术提供的漏电流抑制单元可以在扫描信号输出阶段之后的工作时间段降低第一晶体管的漏电流和抑制第一晶体管在高温工作时的特性漂移，防止第一晶体管的漏电流影响与其电极电连接的器件的工作，例如防止第一晶体管的漏电流造成第一控制节点电位变化，导致扫描信号输出单元在非扫描信号输出阶段输出扫描信号，提高移位寄存器的工作稳定性。附图说明图1A是本专利技术实施例提供的一种移位寄存器的电路结构图；图1B是本专利技术实施例提供的另一种移位寄存器的电路结构图；图1C是本专利技术实施例提供的另一种移位寄存器的电路结构图图2A是本专利技术实施例提供的一种移位寄存器的具体电路结构图；图2B是图2A中移位寄存器的一种驱动时序图；图3A是本专利技术实施例提供的另一种移位寄存器的具体电路结构图；图3B是本专利技术实施例提供的另一种移位寄存器的具体电路结构图；图3C是图3B中移位寄存器的一种驱动时序图；图4A是本专利技术实施例提供的另一种移位寄存器的具体电路结构图；图4B是本专利技术实施例提供的另一种移位寄存器的具体电路结构图；图4C是图4B中移位寄存器的一种驱动时序图；图5A是本专利技术实施例提供的另一种移位寄存器的电路结构图；图5B是本专利技术实施例提供的另一种移位寄存器的电路结构图；图6是本专利技术实施例提供的一种栅极驱动电路的示意图；图7是本专利技术实施例提供的一种移位寄存器的驱动方法的流程示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1A是本专利技术实施例提供的一种移位寄存器的电路结构图。参见图1A，该移位寄存器包括：扫描信号输出单元21，其控制端与第一控制节点Pnode电连接，输入端与扫描信号输入线30电连接，输出端与移位寄存器的输出端OUT电连接，第一晶体管22，其栅极与前N级移位寄存器的输出端OUTN电连接，第一极与第一电平信号线31电连接，第二极与第一控制节点Pnode电连接，用于控制第一控制节点Pnode的电位以驱动扫描信号输出单元21输出扫描信号，N为正整数；复位单元23，其控制端与后M级移位寄存器的输出端OUTM电连接，输入端与第二电平信号线32电连接，输出端与第一控制节点Pnode电连接，用于控制第一控制节点Pnode的电位以关闭扫描信号输出单元21，M为正整数；保持控制单元24，其控制端与第一控制节点Pnode电连接，第一输入端与第三电平信号线33电连接，第二输入端与第一时钟信号线CKB电连接，输出端与第二控制节点Nnode电连接，用于控制第二控制节点Nnode的电位；第一保持单元25，其控制端与第二控制节点Nnode电连接，输入端与第四电平信号线34电连接，输出端与第一控制节点Pnode电连接；第二保持单元26，其第一控制端与第二控制节点Nnode电连接，第二控制端与第二时钟信号线CK电连接，输入端与第五电平信号线35电连接，输出端与移位寄存器的输出端OUT电连接；漏电流抑制单元27，与第一晶体管22的至少一个电极电连接，用于抑制第一晶体管22在扫描信号输出阶段之后工作时间段内的漏电流。其中，漏电流抑制单元27与第一晶体管的电极电连接，虚线表示漏电流抑制单元27与第一晶体管22的至少一个电极电连接，即在不同的移位寄存器电路中，漏电流抑制单元27可以与第一晶体管22的栅极、第一极或者第二极电连接，漏电流抑制单元27可以与第一晶体管22的任意两个电极电连接，漏电本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：扫描信号输出单元，其控制端与第一控制节点电连接，输入端与扫描信号输入线电连接，输出端与移位寄存器的输出端电连接，第一晶体管，其栅极与前级移位寄存器的输出端电连接，第一极与第一电平信号线电连接，第二极与所述第一控制节点电连接，用于控制所述第一控制节点的电位以驱动所述扫描信号输出单元输出扫描信号，N为正整数；复位单元，其控制端与后M级移位寄存器的输出端电连接，输入端与第二电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以关闭所述扫描信号输出单元，M为正整数；保持控制单元，其控制端与所述第一控制节点电连接，第一输入端与第三电平信号线电连接，第二输入端与所述第一时钟信号线电连接，输出端与第二控制节点电连接，用于控制所述第二控制节点的电位；第一保持单元，其控制端与所述第二控制节点电连接，输入端与所述第四电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与所述第五电平信号线电连接，输出端与所述移位寄存器的输出端电连接；漏电流抑制单元，与所述第一晶体管的至少一个电极电连接，用于抑制所述第一晶体管在扫描信号输出阶段之后工作时间段内的漏电流。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：扫描信号输出单元，其控制端与第一控制节点电连接，输入端与扫描信号输入线电连接，输出端与移位寄存器的输出端电连接，第一晶体管，其栅极与前级移位寄存器的输出端电连接，第一极与第一电平信号线电连接，第二极与所述第一控制节点电连接，用于控制所述第一控制节点的电位以驱动所述扫描信号输出单元输出扫描信号，N为正整数；复位单元，其控制端与后M级移位寄存器的输出端电连接，输入端与第二电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以关闭所述扫描信号输出单元，M为正整数；保持控制单元，其控制端与所述第一控制节点电连接，第一输入端与第三电平信号线电连接，第二输入端与所述第一时钟信号线电连接，输出端与第二控制节点电连接，用于控制所述第二控制节点的电位；第一保持单元，其控制端与所述第二控制节点电连接，输入端与所述第四电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与所述第五电平信号线电连接，输出端与所述移位寄存器的输出端电连接；漏电流抑制单元，与所述第一晶体管的至少一个电极电连接，用于抑制所述第一晶体管在扫描信号输出阶段之后工作时间段内的漏电流。2.根据权利要求1所述的移位寄存器，其特征在于，所述扫描信号输出单元包括第二晶体管，其栅极与第一控制节点电连接，第一极与扫描信号输入线电连接，第二极与移位寄存器的输出端电连接，所述复位单元包括第三晶体管，其栅极与后M级移位寄存器的输出端电连接，第一极与第二电平信号线电连接，第二极与所述第一控制节点电连接；所述保持控制单元包括第一电容和第四晶体管，其中，第一电容的第一极与所述第一时钟信号线电连接，第二极与所述第二控制节点电连接，所述第四晶体管的栅极与所述第一控制节点电连接，第一极与所述第三电平信号线电连接，第二极与所述第二控制节点电连接；所述第一保持单元包括第五晶体管，其栅极与所述第二控制节点电连接，第一极与所述第四电平信号线电连接，第二极与所述第一控制节点电连接；第二保持单元包括第六晶体管和第七晶体管，其中所述第六晶体管的栅极与所述第二控制节点电连接，第一极与所述第五电平信号线电连接，第二极与所述移位寄存器的输出端电连接；所述第七晶体管的栅极与所述第二时钟信号线电连接，第一极与所述第五电平信号线电连接，第二极与所述移位寄存器的输出端电连接。3.根据权利要求2所述的移位寄存器，其特征在于，所述扫描信号输出单元还包括：第二电容，其第一极与所述第一控制节点电连接，第二极与所述移位寄存器的输出端电连接。4.根据权利要求2所述的移位寄存器，其特征在于，所述漏电流抑制单元包括：连接导线，所述连接导线用于电连接所述第一晶体管的栅极和第一极。5.根据权利要求2所述的移位寄存器，其特征在于，所述漏电流抑制单元包括：第八晶体管，其栅极与所述第二时钟信号线电连接，第一极与所述第六电平信号线电连接，第二极与所述第一控制节点电连接。6.根据权利要求5所述的移位寄存器，其特征在于，所述漏电流抑制单元还包括第三电容和第九晶体管；所述第三电容的第一极与所述第二时钟信号线电连接，所述第三电容的第二极与所述第八晶体管的栅极电连接，所述第九晶体管的栅极与所述第一控制节点电连接，所述第九晶体管的第一极与所述第七电平信号线电连接，所述第九晶体管的第二极与所述第八晶体管的栅极电连接。7.根据权利要求6所述的移位寄存器，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第九晶体管均为N型晶体管时，所述第一时钟信号线和所述第二时钟信号线均输出正极性脉冲信号，所述第一电平信号线输出高电平信号，...

【专利技术属性】
技术研发人员：朱桂熠，许作远，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31