一种高精度时钟产生装置制造方法及图纸

本发明专利技术公开了一种时钟产生装置，时钟产生装置包括：基准电压产生模块和振荡电路模块；基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成。

【技术实现步骤摘要】

本专利技术涉及芯片系统的内部时钟实现技术，尤其涉及一种时钟产生装置和自动校验电路控制模块。
技术介绍
芯片系统的内部时钟实现方式，主要包括以下三类：一、外部晶体振荡器提供；二、内部振荡器提供；三、从数据恢复时钟提供。智能卡芯片是对成本要求很高的一类芯片，而上面提到的三类时钟实现方式对于这类产品不是都能适用，其中，方式一成本太高，方式三电路实现代价大、功耗高。所以方式二是智能卡芯片中常采用的时钟产生方式。但方式二的缺点是随工艺角、电压、温度变化太大，使有的芯片能工作在很高频率，有些芯片工作频率又很低，使芯片的一致性很差，影响用户体验。所以高精度、低功耗的内部振荡器成为研究的一个重要课题。
技术实现思路
为解决现有存在的技术问题，本专利技术实施例期望提供一种时钟产生装置和自动校验电路控制模块。为实现上述专利技术目的，本专利技术实施例采用以下方式来实现：本专利技术实施例提供了一种时钟产生装置，所述装置包括：基准电压产生模块和振荡电路模块，基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；电阻R1的另一端接自动校验电路控制模块的VRFE端口；自动校验电路控制模块输出VREF给振荡电路模块提供参考电压；自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到VREF；晶体管MN5的漏极接Switch2，源极和栅极一起接到VREF；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成；晶体管MP1的漏极接电源VDD，晶体管MP1源极与晶体管MN1的源极相接结点名称为VC1，晶体管MP1栅极与晶体管MN1的栅极相接接到D触发器FF的输出Q非端，晶体管MN1的漏极接晶体管MN4的源极，晶体管MN4的漏极接地VSS，晶体管MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，晶体管MP2源极与晶体管MN2的源极相接结点名称为VC2，晶体管MP2栅极与晶体管MN2的栅极相接接到D触发器FF的输出Q端，晶体管MN2的漏极接晶体管MN5的源极，晶体管MN5的漏极接地VSS，晶体管MN5的栅极接VREF。上述方案中，晶体管MP3管与电阻R1串联，二者温度系数相反。上述方案中，振荡电路模块中电容C1和C2的放电前后电压差与VDD相关，电容C1和C2放电电流也与VDD相关。本专利技术实施例还提供了一种自动校验电路控制模块，由晶体管MN3、MN4、MN5、Switch1、Switch2组成；晶体管MN3的漏极接地VSS，源极和栅极一起接到自动校验电路控制模块的VRFE端口；晶体管MN4的漏极接Switch1，源极和栅极一起接到自动校验电路控制模块的VRFE端口；晶体管MN5的漏极接Switch2，源极和栅极一起接到自动校验电路控制模块的VRFE端口。上述方案中，通过开关Switch1和Switch2导通和断开，改变偏置电流大小，从而改变电流镜像比，来调节输出频率，校准工艺偏差引起的频率偏差。本专利技术实施例所提供的一种时钟产生装置和自动校验电路控制模块，可以消除电源电压、温度和工艺对时钟频率的影响，提高时钟的精度。附图说明图1为本专利技术实施例的一种时钟产生装置的结构示意图；图2为本专利技术实施例的一种自动校验电路控制模块的结构示意图。具体实施方式下面结合附图和具体实施例对本专利技术的技术方案进一步详细阐述。针对常用内部振荡器的输出频率随工艺角、电压、温度变化太大的问题，本专利技术实施例提供一种精度高的内部振荡器装置，可以消除工艺角、电压、温度对输出频率的影响。本专利技术实施例适用于低成本的内部时钟产生装置设计。根据本专利技术实施例的时钟产生装置如图1所示，包括：基准电压产生模块11和振荡电路模块13。基准电压产生模块11，由晶体管MP3、自动校验电路控制模块12和电阻R1组成。其中，晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；POLY电阻R1的另一端接自动校验电路控制模块12的VRFE端口；自动校验电路控制模块12输出VREF给振荡电路模块13提供参考电压。基准电压产生模块11有两个作用，第一是产生振荡电路模块13的基准电压VREF；第二是消除电阻温度系数。自动校验电路控制模块12如图2中所示，由晶体管MN3、MN4、MN5、Switch1(图2中21所示)、Switch2(图2中22所示)组成。其中，晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到VREF；晶体管MN5的漏极接Switch2，源极和栅极一起接到VREF；自动校验电路控制模块12的作用是通过程序控制开关校准输出频率，消除生产工艺偏差对输出频率的影响。振荡电路模块13，由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1(图1中14所示)、COMP2(图1中15所示)；D触发器FF(图1中16所示)组成。其中，晶体管MP1的漏极接电源VDD，MP1源极与晶体管MN1的源极相接结点名称为VC1，MP1栅极与MN1的栅极相接接到D触发器FF(图1中16所示)的输出Q非端，MN1的漏极接MN4的源极，MN4的漏极接地VSS，MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，MP2源极与晶体管MN2的源极相接结点名称为VC2，MP2栅极与MN2的栅极相接接到D触发器FF(图1中16所示)的输出Q端，MN2的漏极接MN5的源极，MN5的漏极接地VSS，MN5的栅极接VREF。振荡电路模块的作用产生需要的时钟频率。本专利技术实施例的时钟产生装置的工作原理如下：如图1所示，当VC2低于VREF时，比较器输出使D触发器FF(图1中16所示)的S端为0，R端为1，Q端输出为1，Q非端输出为0。此时mp2管导通，mn2管关闭。VDD对电容C2充电，将VC2点的电压快速充电到VDD，D触发器FF(图1中16所示)的S端变为1；同时mp1管关闭，mn1管打开，VC1点的C2缓慢放电，R端仍为1，D触发器FF(图1中16所示)处于保持阶段，直至VC1点低于VREF；比较器输出使D触发器FF(图1中16所示)的S端为1，R端为0，Q端输出为0，Q非端输出为1。此时本文档来自技高网...

【技术保护点】
一种时钟产生装置，其特征在于，所述装置包括：基准电压产生模块和振荡电路模块，基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；电阻R1的另一端接自动校验电路控制模块的VRFE端口；自动校验电路控制模块输出VREF给振荡电路模块提供参考电压；自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到VREF；晶体管MN5的漏极接Switch2，源极和栅极一起接到VREF；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成；晶体管MP1的漏极接电源VDD，晶体管MP1源极与晶体管MN1的源极相接结点名称为VC1，晶体管MP1栅极与晶体管MN1的栅极相接接到D触发器FF的输出Q非端，晶体管MN1的漏极接晶体管MN4的源极，晶体管MN4的漏极接地VSS，晶体管MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，晶体管MP2源极与晶体管MN2的源极相接结点名称为VC2，晶体管MP2栅极与晶体管MN2的栅极相接接到D触发器FF的输出Q端，晶体管MN2的漏极接晶体管MN5的源极，晶体管MN5的漏极接地VSS，晶体管MN5的栅极接VREF。...

【技术特征摘要】
1.一种时钟产生装置，其特征在于，所述装置包括：基准电压产生模块和
振荡电路模块，
基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组
成；晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；电阻R1的
另一端接自动校验电路控制模块的VRFE端口；自动校验电路控制模块输出
VREF给振荡电路模块提供参考电压；
自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组
成；晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4
的漏极接Switch1，源极和栅极一起接到VREF；晶体管MN5的漏极接Switch2，
源极和栅极一起接到VREF；
振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器
COMP1、COMP2；D触发器FF组成；晶体管MP1的漏极接电源VDD，晶体
管MP1源极与晶体管MN1的源极相接结点名称为VC1，晶体管MP1栅极与
晶体管MN1的栅极相接接到D触发器FF的输出Q非端，晶体管MN1的漏极
接晶体管MN4的源极，晶体管MN4的漏极接地VSS，晶体管MN4的栅极接
VREF；晶体管MP2的漏极接电源VDD，晶体管MP2源极与晶体管MN2...

【专利技术属性】
技术研发人员：陈艳，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：北京;11