一种MOSFET器件制造技术

本实用新型专利技术涉及半导体器件技术领域，具体而言，涉及一种MOSFET器件，包括N+层、N区、栅电极区和源极金属，N+层上依次设置有N区、栅电极区和源极金属，源极金属与N区之间形成肖特基结，N区设置有第一凹槽和第二凹槽，且第二凹槽深度大于第一凹槽深度，栅电极区位于第一凹槽内，其中N区顶部上有MOSFET的沟道，沟道为肖特基结的势垒区，沟道长度非常短，可以在一定程度上克服MOSFET的沟道电子迁移率低沟道电阻大的问题，第一凹槽为MOSFET的栅沟槽，第二凹槽为肖特基源区的沟槽，而且第二凹槽的深度大于第一凹槽的深度，在器件承载电压的时候，肖特基结对MOSFET栅沟槽底部形成电场屏蔽，来降低MOSFET栅沟槽底部电场，改善MOSFET的可靠性。

A MOSFET device

The utility model relates to the technical field of semiconductor devices, in particular, relates to a MOSFET device, which comprises a N+ layer, N region, a gate electrode and a source metal N+ layer are orderly arranged on the gate electrode region and the source region, N metal, Schottky junctions formed between the source metal and N area, N area setting the first groove and the second groove, and the groove depth of the groove depth is greater than the first second, the gate electrode area is located in the first groove, which is the channel of the MOSFET N area on the top of the channel for the Schottky junction barrier region, the channel length is very short, can overcome the channel electron mobility of MOSFET low channel resistance the problem in a certain extent, the first groove gate trench MOSFET, second for Schottky in the source region of groove groove, and groove depth is greater than the first second of the depth of the groove in the bearing device voltage when Schottky. The electric field shielding is formed at the bottom of the MOSFET gate trench to reduce the electric field at the bottom of the MOSFET gate trench and improve the reliability of the MOSFET.

【技术实现步骤摘要】

本技术涉及半导体器件
，具体而言，涉及一种MOSFET器件。
技术介绍
功率MOSFET具有理想的栅极绝缘特性、高速的开关性能、低导通电阻和高稳定性，在硅基器件中，功率MOSFET获得巨大成功。同样，宽禁带半导体材料MOSFET也是最受瞩目的宽禁带半导体材料功率开关器件，其最明显的优点是，驱动电路非常简单及与现有的功率器件驱动电路的兼容性。宽禁带半导体材料器件中，最早市场化的肖特基二极管器件，因器件结构简单，生产工艺最早成熟。对于硅材料的肖特基器件，不论采用什么势垒金属，器件的高温漏电都比较大，在150℃下，漏电通常要在100μA以上，有的甚至达到mA级；但对于宽禁带半导体材料肖特基二极管，就有很大不同，即使温度达到175℃，漏电水平与室温相当，基本没有增加，漏电水平在nA级，肖特基结的漏电达到了硅材料PiN二极管的漏电水平。宽禁带半导体材料MOSFET器件设计方面目前存在两个主要技术难点：沟道电子迁移率低，引起MOSFET的沟道电阻大的问题，以及在高温、高电场下栅氧可靠性的问题。宽禁带半导体材料MOSFET器件工艺方面目前存在的难点主要是P阱区的制作及P阱区合适杂质的浓度分布。所以提供一种能够解决上述问题中沟道电阻大、栅氧可靠性的MOSFET器件成为本领域技术人员所以解决的重要技术问题。
技术实现思路
本技术的目的在于提供一种MOSFET器件，以解决上述沟道电阻大、栅氧不可靠的技术问题。本技术提供的一种MOSFET器件，包括N+层、N区、栅电极区和源极金属；所述N+层上依次设置有所述N区、所述栅电极区和所述源极金属；所述源极金属与所述N区之间形成肖特基结；所述N区设置有第一凹槽和第二凹槽，且所述第二凹槽深度大于所述第一凹槽深度。进一步地，所述第一凹槽设置在所述N区上端的中间位置；所述第二凹槽设置在所述N区上端的两侧位置。进一步地，所述源极金属上设置有凸块和第三凹槽；所述第三凹槽与所述第一凹槽配合形成放置所述栅电极区的空腔；所述凸块与所述第二凹槽配合。进一步地，所述栅电极区包括栅电极、栅氧化层和栅电极绝缘保护层；所述栅氧化层设置在所述栅电极与所述第一凹槽之间；所述栅电极绝缘保护层设置在所述栅电极与所述第三凹槽之间。进一步地，所述栅电极的侧面与所述第一凹槽之间的距离小于所述栅电极的底面与所述第一凹槽之间的距离。进一步地，所述N区包括N层；所述第一凹槽和所述第二凹槽位于所述N层上。进一步地，所述N区包括N层和N1层；所述N1层位于所述N层上；所述第一凹槽位于所述N1层上，所述第二凹槽位于所述N层上且穿过所述N1层；所述N1层掺杂浓度大于所述N层掺杂浓度。进一步地，所述N+层的厚度在5μm-300μm之间。进一步地，所述N区上表面与所述源极金属接触形成肖特基结，所述MOSFET沟道位于所述N区上表面的肖特基结的横截面上。进一步地，所述源极金属与所述第二凹槽底部接触形成肖特基沟道，所述肖特基沟道位于所述第二凹槽底部，且位于所述MOSFET沟道两侧。本技术的有益效果为：本技术提供的一种MOSFET器件，包括N+层、N区、栅电极区和源极金属，N+层上依次设置有N区、栅电极区和源极金属，源极金属与N区之间形成肖特基结，N区设置有第一凹槽和第二凹槽，且第二凹槽深度大于第一凹槽深度，栅电极区位于第一凹槽内，其中N区顶部上有MOSFET沟道，沟道为肖特基结的势垒区，沟道长度非常短，可以在一定程度上克服MOSFET沟道电子迁移率低沟道电阻大的问题，第一凹槽为MOSFET的栅沟槽，第二凹槽为肖特基源区的沟槽，而且第二凹槽的深度大于第一凹槽的深度，在器件承载电压的时候，肖特基结对MOSFET栅沟槽底部形成电场屏蔽，来降低MOSFET栅沟槽底部电场，改善MOSFET的可靠性；同时寄生的肖特基二极管压降比较低，与硅材料PN二极管相当，常规MOSFET器件寄生的PN二极管压降比较大，通常大于4V，远大于硅材料PN二极管压降。附图说明为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本技术实施例提供的一种MOSFET器件一种情况的结构示意图；图2是本技术实施例提供的一种MOSFET器件另一种情况的结构示意图；图3是基于图1中N+层和N区的结构示意图；图4是基于图2中N+层和N区的结构示意图；图5是基于图1中的第一凹槽的结构示意图；图6是基于图1中的第二凹槽的结构示意图；图7是基于图1中源极金属的结构示意图；附图标记：1-源极金属；101-凸块；102-第三凹槽；2-N+层；3-N区；301-N层；302-N1层；303-第一凹槽；304-第二凹槽；4-栅电极区；401-栅氧化层；402-栅电极；403-栅电极绝缘保护层。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将对本技术的技术方案进行清楚、完整的描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施例，都属于本技术所保护的范围。在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。下面通过具体的实施例子并结合附图对本技术做进一步的详细描述。本技术提供实施例的一种MOSFET器件，包括N+层、N区、栅电极区和源极金属；N+层上依次设置有N区、栅电极区和源极金属；源极金属与N区之间形成肖特基结；N区设置有第一凹槽和第二凹槽，且第二凹槽深度大于第一凹槽深度。本技术实施例提供的一种MOSFET器件，包括N+层、N区、栅电极区和源极金属，N+层上依次设置有N区、栅电极区和源极金属，源极金属与N区之间形成肖特基结，N区设置有第一凹槽和第二凹槽，且第二凹槽深度大于第一凹槽深度，栅电极区位于第一凹槽内，其中N区顶部上有MOSFET沟道，沟道为肖特基结的势垒区，道长度非常短，可以在一定程度上克服MOSFET的沟道电子迁移率低沟道电阻大的问题，第一凹槽为MOSFET的栅沟槽，第二凹槽为肖特基源区的沟槽，而且第二凹槽的深度大于第一凹槽的深度，在器件承载电压的时候，肖特基结对MOSFET的沟槽底部本文档来自技高网...

【技术保护点】
一种MOSFET器件，其特征在于，包括：N+层、N区、栅电极区和源极金属；所述N+层上依次设置有所述N区、所述栅电极区和所述源极金属；所述源极金属与所述N区之间形成肖特基结；所述N区设置有第一凹槽和第二凹槽，且所述第二凹槽深度大于所述第一凹槽深度。

【技术特征摘要】
1.一种MOSFET器件，其特征在于，包括：N+层、N区、栅电极区和源极金属；所述N+层上依次设置有所述N区、所述栅电极区和所述源极金属；所述源极金属与所述N区之间形成肖特基结；所述N区设置有第一凹槽和第二凹槽，且所述第二凹槽深度大于所述第一凹槽深度。2.根据权利要求1所述的MOSFET器件，其特征在于，所述第一凹槽设置在所述N区上端的中间位置；所述第二凹槽设置在所述N区上端的两侧位置。3.根据权利要求1所述的MOSFET器件，其特征在于，所述源极金属上设置有凸块和第三凹槽；所述第三凹槽与所述第一凹槽配合形成放置所述栅电极区的空腔；所述凸块与所述第二凹槽配合。4.根据权利要求3所述的MOSFET器件，其特征在于，所述栅电极区包括栅电极、栅氧化层和栅电极绝缘保护层；所述栅氧化层设置在所述栅电极与所述第一凹槽之间；所述栅电极绝缘保护层设置在所述栅电极与所述第三凹槽之间。5.根据权利要求4所述的MOSFET器件，其特征在于，所述...

【专利技术属性】
技术研发人员：左义忠，杨寿国，张海宇，曲亮，贾国，
申请(专利权)人：吉林华微电子股份有限公司，
类型：新型
国别省市：吉林;22