优化测试过孔排布的印刷电路板及其测试方法技术

本发明专利技术公开了一种优化测试过孔排布的印刷电路板，包括板体（1），所述板体（1）上设置有若干对过孔（2），在相邻的两对过孔（2）中，其中第一对过孔（2）之间的连线与第二对过孔（2）之间的连线相互垂直，且第二对过孔（2）中的每一个过孔与第一对过孔（2）中的两个过孔之间的距离均相等。本发明专利技术合理地改进了差分信号过孔排布方式，使第一对过孔之间的连线与第二对过孔之间的连线相互垂直，这样相邻过孔对之间的有效耦合路径较长，可有效抑制信号间的串扰，另外，由于相邻过孔对之间的距离相对于现有技术更长，便于用烙铁焊接测试探头，使得焊接测试探头的操作更为简单，易操作。本发明专利技术还公开了一种优化测试过孔排布的印刷电路板测试方法。

Printed circuit board for optimizing test hole arrangement and test method thereof

The invention discloses a method for optimizing the arrangement of the holes of the printed circuit board test, which comprises a board body (1), the board body (1) is provided with a plurality of through holes (2), in two adjacent to the through hole (2), wherein the first through hole (2) to connect with the second between the vias (2) between the lines perpendicular to each other, and on the second hole (2) in each hole and the first through hole (2) between the two through holes in the distance are equal. The invention reasonably improved the differential signal vias arrangement, the connection between the first and second holes on the hole of the connection between the vertical coupling of such adjacent vias on longer paths between, can effectively suppress the crosstalk between signals, in addition, because of the distance between adjacent holes relative to the the longer, easy to use soldering test probe, welding test probe makes operation more simple, easy to operate. The invention also discloses a method for testing the printed circuit board which is used for optimizing the testing of the through holes.

【技术实现步骤摘要】

本专利技术属于印刷电路板的
，具体涉及一种优化测试过孔排布的印刷电路板及其测试方法。
技术介绍
随着高速数字系统的设计水平、制造工艺和封装技术不断进步，电子设备正朝着高集成度、高频率、高速度、低功耗、小尺寸和大规模的趋势发展，并且发展的速度持续加快，这些因素易引发多种SI（信号完整性）问题。在这些问题中，串扰（指有害信号从一个网络转移到相邻网络）是极其普遍的且易被忽视的问题之一，在任何互连密度比较大的结构上（如芯片、封装、PCB和连接器等）都会出现串扰（见参考文献：EricBogatin著.李玉山,李丽平等译.信号完整性分析[M].北京:电子工业出版社,2005:239~279.）。过大的串扰可能会引起电路的误触发或不稳定，严重时甚至导致系统不能正常工作（见参考文献：张木水,李玉山.信号完整性分析与设计[M].北京:电子工业出版社,2010:2~5,116~145.）。因此，对串扰进行有效抑制是很重要的。SI测试作为PCB（印刷电路板）设计后的一个重要的环节，待测的信号数量众多，在布线空间紧缺的条件下，没有足够的空间来预留专门的信号测试点，故在实际的测试中，往往是选择靠近芯片接收端的信号换层过孔作为测试点。而在互连密集的区域合理的设计和优化过孔排布方式，以减小串扰等不良危害是很有必要的。另外，在使用测试探头进行SI测试时，具体使用环境下的很多因素都会影响到测量的结果，最常见的就是探头和被测件之间的连接方式。现有技术中，惯常设计的印刷电路板在芯片端的常见的过孔对（这里以差分信号过孔来说明）的排布方式如图1所示，其中差分信号过孔2’均是两两成对平行排列分布在板体1’上的，差分信号过孔2’的侧部还设置有地孔3’，在进行SI测试时，第一测试探头4’的两根测试引线焊接在一对差分信号过孔2’上，第二测试探头5’的两根测试引线焊接在相邻的另一对差分信号过孔2’上，其中虚线箭头表示相邻差分信号过孔之间的信号耦合路径。这种过孔排布方式信号耦合路径较短，造成串扰较大，此外，在焊接了一个探头之后，由于两个探头的焊接点相距较近，在焊接另一探头时，由于烙铁的温度很高，其焊接热量易使已焊接好的探头掉落。因此，对于一个有测试需求、但是又没有足够空间来预留专门的测试点的印刷电路板而言，在互连密集的区域合理的设计过孔排布方式，可使有效抑制串扰，并使测试操作更为便捷。
技术实现思路
本专利技术的目的在于避免现有技术中的不足而提供一种优化测试过孔排布的印刷电路板及其测试方法，其通过合理地改进过孔的排布方式，可使有效抑制串扰，并使测试操作更为便捷。本专利技术的目的通过以下技术方案实现：一方面，提供一种优化测试过孔排布的印刷电路板，包括板体，所述板体上设置有若干对过孔，在相邻的两对过孔中，其中第一对过孔之间的连线与第二对过孔之间的连线相互垂直，且第二对过孔中的每一个过孔与第一对过孔中的两个过孔之间的距离均相等。作为进一步的改进，所述过孔为差分信号过孔。作为进一步的改进，所述板体在过孔的侧部设置有地孔。作为进一步的改进，还包括有第一测试探头和第二测试探头，第一测试探头的两根测试引线分别与所述第一对过孔的两个过孔焊接连接，第二测试探头的两根测试引线分别与所述第二对过孔的两个过孔焊接连接。本专利技术提供的优化测试过孔排布的印刷电路板，包括板体，所述板体上设置有若干对过孔，在相邻的两对过孔中，其中第一对过孔之间的连线与第二对过孔之间的连线相互垂直，且第二对过孔中的每一个过孔与第一对过孔中的两个过孔之间的距离均相等。本专利技术合理地改进了差分信号过孔排布方式，使第一对过孔之间的连线与第二对过孔之间的连线相互垂直，这样相邻过孔对之间的有效耦合路径较长，可有效抑制信号间的串扰，另外，由于相邻过孔对之间的距离相对于现有技术更长，便于用烙铁焊接测试探头，使得焊接测试探头的操作更为简单，易操作。另一方面，本专利技术提供一种优化测试过孔排布的印刷电路板测试方法，包括如下步骤：S1、在印刷电路板设计阶段，使印刷电路板板体上相邻的两对过孔排布成其中第一对过孔之间的连线与第二对过孔之间的连线相互垂直，且第二对过孔中的每一个过孔与第一对过孔中的两个过孔之间的距离均相等；S2、根据设计制作得到印刷电路板板体，将第一测试探头的两根测试引线分别与所述第一对过孔的两个过孔焊接连接，将第二测试探头的两根测试引线分别与所述第二对过孔的两个过孔焊接连接；S3、利用测试探头对印刷电路板进行信号完整性测试。作为进一步的改进，在步骤S1中，在过孔的侧部添加同等数量的地孔以提供良好的回流路径。作为进一步的改进，所述过孔为差分信号过孔。作为进一步的改进，在步骤S2中，先将第一测试探头及其测试引线摆放好并与所述第一对过孔的两个过孔焊接连接，然后将第二测试探头及其测试引线以垂直于第一测试探头的方式摆放好并与所述第二对过孔的两个过孔焊接连接。本专利技术提供的优化测试过孔排布的印刷电路板测试方法，包括步骤：S1、在印刷电路板设计阶段，使印刷电路板板体上相邻的两对过孔排布成其中第一对过孔之间的连线与第二对过孔之间的连线相互垂直，且第二对过孔中的每一个过孔与第一对过孔中的两个过孔之间的距离均相等；S2、根据设计制作得到印刷电路板板体，将第一测试探头的两根测试引线分别与所述第一对过孔的两个过孔焊接连接，将第二测试探头的两根测试引线分别与所述第二对过孔的两个过孔焊接连接；S3、利用测试探头对印刷电路板进行信号完整性测试。本专利技术在设计阶段合理地改进了差分信号过孔排布方式，使第一对过孔之间的连线与第二对过孔之间的连线相互垂直，这样相邻过孔对之间的有效耦合路径较长，可有效抑制信号间的串扰，另外，由于相邻过孔对之间的距离相对于现有技术更长，可减小高温烙铁对已焊探头的干扰，便于用烙铁焊接测试探头，使得焊接测试探头的操作更为简单，易操作。附图说明利用附图对本专利技术作进一步说明，但附图中的实施例不构成对本专利技术的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。图1是现有技术中印刷电路板的过孔分布示意图。图2是本专利技术印刷电路板的过孔分布示意图。图3是现有技术与本专利技术的过孔分布在ADS中的仿真对比结构图。图4是现有技术与本专利技术的仿真插入损耗对比图。图5现有技术与本专利技术的仿真串扰对比图。图6本专利技术提供的优化测试过孔排布的印刷电路板测试方法流程图。具体实施方式为了使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施例对本专利技术作进一步详细的描述，需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。如图2所示，本专利技术所述的优化测试过孔排布的印刷电路板，包括板体1，所述板体1上设置有若干对过孔2，所述板体1在过孔2的侧部设置有地孔3，所述过孔2为差分信号过孔。在相邻的两对过孔2中，其中第一对过孔2之间的连线与第二对过孔2之间的连线相互垂直，且第二对过孔2中的每一个过孔与第一对过孔2中的两个过孔之间的距离均相等。本专利技术还包括有第一测试探头4和第二测试探头5，第一测试探头4的两根测试引线5分别与所述第一对过孔2的两个过孔焊接连接，第二测试探头5的两根测试引线分别与所述第二对过孔2的两个过孔焊接连接。本专利技术提供的优化测试过孔排布的印刷电路板合理地改进了差分信号过孔排布方本文档来自技高网...

【技术保护点】
一种优化测试过孔排布的印刷电路板，包括板体（1），所述板体（1）上设置有若干对过孔（2），其特征在于：在相邻的两对过孔（2）中，其中第一对过孔（2）之间的连线与第二对过孔（2）之间的连线相互垂直，且第二对过孔（2）中的每一个过孔与第一对过孔（2）中的两个过孔之间的距离均相等。

【技术特征摘要】
1.一种优化测试过孔排布的印刷电路板，包括板体（1），所述板体（1）上设置有若干对过孔（2），其特征在于：在相邻的两对过孔（2）中，其中第一对过孔（2）之间的连线与第二对过孔（2）之间的连线相互垂直，且第二对过孔（2）中的每一个过孔与第一对过孔（2）中的两个过孔之间的距离均相等。2.根据权利要求1所述的优化测试过孔排布的印刷电路板，其特征在于：所述过孔（2）为差分信号过孔。3.根据权利要求2所述的优化测试过孔排布的印刷电路板，其特征在于：所述板体（1）在过孔（2）的侧部设置有地孔（3）。4.根据权利要求1或2或3所述的优化测试过孔排布的印刷电路板，其特征在于：还包括有第一测试探头（4）和第二测试探头（5），第一测试探头（4）的两根测试引线（5）分别与所述第一对过孔（2）的两个过孔焊接连接，第二测试探头（5）的两根测试引线分别与所述第二对过孔（2）的两个过孔焊接连接。5.一种优化测试过孔排布的印刷电路板测试方法，其特征在于，包括如下步骤：S1、在印刷电路板设计阶段...

【专利技术属性】
技术研发人员：刘子瑜，田宝华，李兵，邓秋连，叶操，吕丽静，
申请(专利权)人：湖南长城银河科技有限公司，
类型：发明
国别省市：湖南;43