基于参数处理模块和锁相环级联的数字时间转换系统技术方案

本发明专利技术提出了一种基于参数处理模块和锁相环级联的数字时间转换系统，用于解决现有数字时间转换系统存在的适用范围窄的技术问题，包括参数处理模块(1)、时基产生模块(2)、使能控制模块(3)和数字时间转换模块(4)；参数处理模块(1)从输入设置参数中提取四个控制参数并输出，时基产生模块(2)内部设置有两个锁相环级联结构，产生受输入设置参数调整且具有固定频差的两个时基信号，使能控制模块(3)根据两个时基信号产生并输出使能信号，时间转换模块(4)根据计数控制字在使能信号控制下利用两个时基信号产生时间间隔信号。本发明专利技术的输出时间间隔分辨率可调整，且资源利用率高，可用于时频测量等领域。

【技术实现步骤摘要】

本专利技术属于电子电路
，具体涉及一种基于参数处理模块和锁相环级联的数字时间转换系统，可用于时频测量等领域。
技术介绍
时间间隔产生技术被广泛应用于原子频率标准、高精度定位、时间相关单光子计数、时间数字转换器及超大规模集成电路功能测试中。在电子测量领域，示波器、信号发生器、逻辑分析仪和半导体器件测试的标定和短时间定时控制的关键技术都涉及到时间间隔产生技术。在通信领域，雷达回波模拟器系统、相控阵雷达系统、时间数字化系统以及同步通信系统的设计中都用到了纳秒级别或皮秒级别的短时间间隔信号；在物理实验中，当使用飞行时间质谱仪进行原子、分子物理实验或化学物理实验时，需要利用皮秒级的短时间间隔信号，按照设定的控制顺序，控制放气阀、激光器、脉冲电源、瞬态数据记录仪等设备的启动和停止。时间间隔产生技术按实现方式可分为四个类型：模拟电路类、直接计数类、延迟链路类和数字时间转换类。模拟电路类，利用模拟器件高速开关效应或储能原件充放电功能，产生时间间隔信号，但由于电路工艺、工作电压和环境温度的不确定性，导致产生的时间间隔信号不稳定且不易更改设置。直接计数类，对单位时间进行计数，产生时间间隔信号，通过设置计数器的数值可以很方便地控制产生时间间隔的大小，但由于电路工艺的制约，计数器工作频率不能过高，其产生时间间隔信号的分辨率低。延迟链路类，利用信号在不同线路上传输时间不同的原理，控制一个信号在两条设定好延迟量的线路上输出，产生时间间隔信号，这种方式对于线路设计要求很高且容易产生误差，不易使用。数字时间转换类，数字时间转换产生时间间隔信号运用了游标法的原理，利用两路时基信号的频差产生时间间隔信号，其系统结构如图1所示，包括时基产生模块、使能控制模块和数字时间转换模块，其中时基产生模块包括第一时基产生模块和第二时基产生模块，数字时间转换模块包括上升沿脉冲输出和下降沿脉冲输出。时基产生模块利用一路输入时钟源信号CLKIN产生两路时基信号，使能控制模块在两路时基信号相位对齐时产生并输出控制使能信号SR，数字时间转换模块在控制使能信号SR控制下，由输出时间间隔上升沿模块根据预设定参数输出时间间隔上升沿信号RISESIG，同时由输出时间间隔下降沿模块根据预设定参数输出时间间隔下降沿信号DOWNSIG。本方法从根本上解决了直接计数类中计数器工作频率受电路工艺制约无法提高的问题，利用两路具有固定频差的时基信号即可产生分辨率高的时间间隔信号，同时两路时基信号本身频率不需要过高。但是已有的数字时间转换类产生时间间隔信号方法无法灵活调整其输出时间间隔分辨率，无法满足多分辨率的需求。例：PokiChen于2010年在《IEEETRANSACTIONSONCIRCUITSANDSYSTEM》上发表名为“FPGAVernierDigital-to-TimeConverterWith1.58psResolutionand59.3MinutesOperationRange”的文章中，公开了一种基于FPGA游标法的数字时间转换系统，其中各模块参数固定，输出固定的时间间隔分辨率，当需要输出的时间间隔大小不满足是系统分辨率整数倍的要求时，例如系统分辨率为10皮秒，所需输出时间间隔精度为23皮秒，而系统只能输出20皮秒或30皮秒的时间间隔，此时需要调整系统产生时间间隔分辨率以达到输出时间间隔为23皮秒的要求。
技术实现思路
本专利技术的目的在于克服上述现有技术存在的缺陷，提出了一种基于参数处理模块和锁相环级联的数字时间转换系统，用于解决现有数字时间转换系统存在的因输出时间间隔不易调整导致的适用范围窄的技术问题。本专利技术的技术思路是：通过数字锁相环与模拟锁相环级联装置对输入时钟进行处理，同时根据输入参数调整两路输出时基信号频率，输出两路分辨率可调的同步高精度时基信号，利用数字时间转换模块将两路时基信号转换为时间间隔信号，用于解决现有数字时间转换类产生时间间隔系统存在的输出时间间隔分辨率较低且不易调整的技术问题。根据上述技术思路，实现本专利技术目的采取的技术方案为：一种基于参数处理模块和锁相环级联的数字时间转换系统，包括参数处理模块1、时基产生模块2、使能控制模块3和数字时间转换模块4，其中：参数处理模块1，用于从输入设置参数DIN中，提取出第一时间控制参数TIMECTLA、第二时间控制参数TIMECTLB、第一计数控制字CNTA和第二计数控制字CNTB并输出；时基产生模块2，包括第一时基产生模块21和第二时基产生模块22，所述第一时基产生模块21的内部设置有第一锁相环级联结构，用于在第一时间控制参数TIMECTLA控制下，将输入时钟信号CLKIN精确地转换为不同频率的第一时基信号TA；所述第二时基产生模块22的内部设置有第二锁相环级联结构，用于在第二时间控制参数TIMECTLB控制下，将输入时钟信号CLKIN精确地转换为不同频率的第二时基信号TB，其中第一时基信号TA和第二时基信号TB的频差固定；使能控制模块3，用于在第一时基信号TA和第二时基信号TB的相位对齐时，产生并输出使能信号SR；数字时间转换4，包括输出时间间隔上升沿模块41和输出时间间隔下降沿模块42，该两个模块的电路结构相同且并行排布，在使能信号SR的控制下，所述输出时间间隔上升沿模块41，根据第一计数控制字CNTA对第一时基信号TA进行计数，并输出时间间隔上升沿信号RISESIG，所述时间信号产生模块42，根据第二计数控制字CNTB对第二时基信号TB进行计数，并输出时间间隔下降沿信号DOWNSIG。上述的基于参数处理模块和锁相环级联的数字时间转换系统，所述第一时间控制参数TIMECTLA，包括第一D分频系数DA，第一C分频系数CA和第一M分频系数MA；所述第二时间控制参数TIMECTLB，包括第二D分频系数DB，第二C分频系数CB和第二M分频系数MB。上述的基于参数处理模块和锁相环级联的数字时间转换系统，所述第一时基信号TA，其频率大于第二时基信号TB的频率。上述的基于参数处理模块和锁相环级联的数字时间转换系统，、所述第一锁相环级联结构，包括级联的第一数字锁相环211和第一模拟锁相环212；所述第二锁相环级联结构，包括级联的第二数字锁相环221和第二模拟锁相环222。上述的基于参数处理模块和锁相环级联的数字时间转换系统，所述输出时间间隔上升沿模块41，包括第一数控转换器模块411和第一状态保持器模块412，所述第一数控转换器模块411，用于将第一时基信号TA转换为时间间隔上升沿脉冲信号；所述第一状态保持器模块412，用于接收时间间隔上升沿脉冲信号，产生时间间隔上升沿信号RISESIG并输出。上述的基于参数处理模块和锁相环级联的数字时间转换系统，所述输出时间间隔下降沿模块42，包括第二数控转换器模块421和第二状态保持器模块422，所述第二数控转换器模块421，用于将第二时基信号TB转换为时间间隔下降沿脉冲信号；所述第二状态保持器模块422，用于接收时间间隔下降沿脉冲信号，产生时间间隔下降沿信号DOWNSIG并输出。本专利技术与现有技术相比，具有以下优点：1.本专利技术由于第一时基产生模块和第二时基产生模块中，分别设置有包括数字锁相环和模拟锁相环的锁相环级联结构，产生的时基信号同时具有高精度相位迁移和低时钟抖本文档来自技高网...

【技术保护点】
一种基于参数处理模块和锁相环级联的数字时间转换系统，其特征在于：包括参数处理模块(1)、时基产生模块(2)、使能控制模块(3)和数字时间转换模块(4)，其中：参数处理模块(1)，用于从输入设置参数DIN中，提取出第一时间控制参数TIMECTLA、第二时间控制参数TIMECTLB、第一计数控制字CNTA和第二计数控制字CNTB并输出；时基产生模块(2)，包括第一时基产生模块(21)和第二时基产生模块(22)，所述第一时基产生模块(21)的内部设置有第一锁相环级联结构，用于在第一时间控制参数TIMECTLA控制下，将输入时钟信号CLKIN精确地转换为不同频率的第一时基信号TA；所述第二时基产生模块(22)的内部设置有第二锁相环级联结构，用于在第二时间控制参数TIMECTLB控制下，将输入时钟信号CLKIN精确地转换为不同频率的第二时基信号TB，其中第一时基信号TA和第二时基信号TB的频差固定；使能控制模块(3)，用于在第一时基信号TA和第二时基信号TB的相位对齐时，产生并输出使能信号SR；数字时间转换(4)，包括输出时间间隔上升沿模块(41)和输出时间间隔下降沿模块(42)，该两个模块的电路结构相同且并行排布，在使能信号SR的控制下，所述输出时间间隔上升沿模块(41)，根据第一计数控制字CNTA对第一时基信号TA进行计数，并输出时间间隔上升沿信号RISESIG，所述时间信号产生模块(42)，根据第二计数控制字CNTB对第二时基信号TB进行计数，并输出时间间隔下降沿信号DOWNSIG。...

【技术特征摘要】
1.一种基于参数处理模块和锁相环级联的数字时间转换系统，其特征在于：包括参数处理模块(1)、时基产生模块(2)、使能控制模块(3)和数字时间转换模块(4)，其中：参数处理模块(1)，用于从输入设置参数DIN中，提取出第一时间控制参数TIMECTLA、第二时间控制参数TIMECTLB、第一计数控制字CNTA和第二计数控制字CNTB并输出；时基产生模块(2)，包括第一时基产生模块(21)和第二时基产生模块(22)，所述第一时基产生模块(21)的内部设置有第一锁相环级联结构，用于在第一时间控制参数TIMECTLA控制下，将输入时钟信号CLKIN精确地转换为不同频率的第一时基信号TA；所述第二时基产生模块(22)的内部设置有第二锁相环级联结构，用于在第二时间控制参数TIMECTLB控制下，将输入时钟信号CLKIN精确地转换为不同频率的第二时基信号TB，其中第一时基信号TA和第二时基信号TB的频差固定；使能控制模块(3)，用于在第一时基信号TA和第二时基信号TB的相位对齐时，产生并输出使能信号SR；数字时间转换(4)，包括输出时间间隔上升沿模块(41)和输出时间间隔下降沿模块(42)，该两个模块的电路结构相同且并行排布，在使能信号SR的控制下，所述输出时间间隔上升沿模块(41)，根据第一计数控制字CNTA对第一时基信号TA进行计数，并输出时间间隔上升沿信号RISESIG，所述时间信号产生模块(42)，根据第二计数控制字CNTB对第二时基信号TB进行计数，并输出时间间隔下降沿信号DOWNSIG。2.根据权利要求1中所述的基于参数处理模块和锁相环级联的数字时间转换系统...

【专利技术属性】
技术研发人员：张敏，王海，张皓迪，刘岩，赵伟，秦红波，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61