ESD器件、ESD器件的制作方法及EEPROM技术

本申请公开了一种ESD器件、ESD器件的制作方法及EEPROM。其中，该ESD器件包括：半导体基体和设置于半导体基体中的阱；栅极结构，设置于阱的表面上；源极和漏极，源极设置于阱中并位于栅极结构的一侧，漏极设置于阱中并位于栅极结构的另一侧，且源极和漏极的导电类型与阱的导电类型相反；离子注入区，设置于漏极中，且离子注入区的导电类型与漏极的导电类型相反。该离子注入区能够降低漏极中掺杂浓度，使得漏极和半导体基体之间的载流子和中性原子发生碰撞电离的几率增大，从而减少了漏极和半导体基体之间发生雪崩击穿所需的反向电压，进而降低了ESD器件的开启电压。

【技术实现步骤摘要】

本申请涉及半导体集成电路的
，具体而言，涉及一种ESD器件、ESD器件的制作方法及EEPROM。
技术介绍
半导体集成电路从生长到封装、测试等整个生命周期都会面临各种难以预知的静电环境，从而容易将静电引入到半导体集成电路，进而使得半导体集成电路产生静电损伤。因此，半导体集成电路的设计不仅需要满足功能需求，还要具有一定的静电防护能力。特别是对于EEPROM(电可擦可编程只读存储器)，由于EEPROM中含有很多高压器件，使其更需要具有一定的静电防护能力。目前，通常在半导体集成电路中设计ESD器件，并通过ESD(静电放电)器件的放电以导出半导体集成电路中的静电荷。图1示出了现有ESD器件的剖面结构示意图。如图1所示，该ESD器件包括半导体基体10′、阱20′、栅极结构30′、源极40′和漏极50′。其中，阱20′设置于半导体基体10′中；栅极结构30′设置于阱20′的表面上；源极40′设置于阱20′中并位于栅极结构30′的一侧，漏极50′设置于阱20′中并位于栅极结构30′的另一侧，且源极40′和漏极50′的导电类型与阱20′的导电类型相反。上述ESD器件的放电原理是通过漏极和半导体基体间的雪崩击穿触发寄生于漏极-半导体基体-源极之间的三极管来放电。所谓雪崩击穿是指载流子和中性原子发生碰撞电离而产生电子-空穴对，使得漏极和半导体基体间的反向电流和电场强度数量剧增，从而使得漏极和半导体基体间发生击穿)。可见，ESD器件的开启电压取决于雪崩击穿电压。然而，上述ESD器件的开启电压(在这里指开启电压的绝对值)较高，使其不能满足半导体集成电路对静电防护能力的需求。例如，现有EEPRPM中通常采用HV5VPMOS器件作为ESD器件，且HV5VPMOS器件的开启电压通常为-13V，而EEPRPM的设计开启电压为-10V，已经不能满足EEPRPM对静电防护能力的需要。因此，如何开发一种新的ESD器件以满足半导体集成电路对开启电压的设计需要，成为本领域亟待解决的技术问题。
技术实现思路
本申请旨在提供一种ESD器件、ESD器件的制作方法及EEPROM，以降低ESD器件的开启电压，使其满足半导体集成电路对静电防护能力的需求。为了实现上述目的，本申请提供了一种ESD器件，该ESD器件包括：半导体基体和设置于半导体基体中的阱；栅极结构，设置于阱的表面上；源极和漏极，源极设置于阱中并位于栅极结构的一侧，漏极设置于阱中并位于栅极结构的另一侧，且源极和漏极的导电类型与阱的导电类型相反；离子注入区，设置于漏极中，且离子注入区的导电类型与漏极的导电类型相反。进一步地，离子注入区的高度与漏极的高度相等。进一步地，ESD器件包括多个栅极结构，且离子注入区位于相邻栅极结构之间的漏极的正中心。进一步地，在栅极结构的延伸方向上离子注入区的一侧面与阱的一侧面之间的距离a≥1μm，且在源极和漏极的连接方向上离子注入区的一侧面与栅极结构的一侧面之间的距离b≥1μm。进一步地，在源极和漏极的连接方向上离子注入区的两侧面之间的距离c≥0.6μm。进一步地，阱为N阱，源极和栅极的导电类型为P型，离子注入区的导电类型为N型。进一步地，半导体基体为单晶硅，离子注入区中的注入离子为磷离子或砷离子。进一步地，离子注入区中注入离子的浓度为1E+13～1E+15atoms/cm3。本申请还提供了一种ESD器件的制作方法，该制作方法包括：提供半导体基体；在半导体基体中形成阱；在阱的表面上形成栅极结构；在阱中栅极结构的一侧形成源极，并在阱中栅极结构另一侧形成漏极，且源极和漏极的导电类型与阱的导电类型相反；在漏极中形成离子注入区，且离子注入区的导电类型与漏极的导电类型相反。进一步地，该制作方法还包括形成金属硅化物、接触金属层和互连层的步骤。本申请还提供了一种EEPROM，包括ESD器件，其中ESD器件为本申请提供的上述ESD器件。应用本申请的技术方案，本申请提供了一种包括半导体基体、设置于半导体基体中的阱、设置于阱的表面上的栅极结构、设置于阱中栅极结构的一侧的源极、设置于阱中栅极结构的另一侧的漏极以及设置于漏极中的离子注入区的ESD器件。由于离子注入区的导电类型与漏极的导电类型相反，因此离子注入区能够降低漏极中掺杂浓度，使得漏极和半导体基体之间的载流子和中性原子发生碰撞电离的几率增大，从而减少漏极和半导体基体之间发生雪崩击穿所需的反向电压，并使得高电场强度区域从栅极结构下方的区域向漏极和半导体基体之间的区域转移，进而降低了ESD器件的开启电压，使其满足半导体集成电路对静电防护能力的需求。同时，该ESD器件仅通过在现有ESD器件的漏极中增加离子注入区形成，使其制作过程中不需要增加掩膜及其他成本。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了现有ESD器件的剖面结构示意图；图2示出了本申请实施方式所提供的ESD器件的剖面结构示意图；图3示出了本申请实施方式所提供的ESD器件的俯视结构示意图；以及图4示出了本申请实施方式所提供的ESD器件的制作方法的流程示意图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。正如
技术介绍
中所介绍的，现有ESD器件的开启电压(在这里指开启电压的绝对值)较高，使其不能满足半导体集成电路对静电防护能力的需求。本申请的专利技术人针对上述问题进行研究，提出了一种ESD器件。如图2和图3所示，该ESD器件包括：半导体基体10和设置于半导体基体10中的阱20；栅极结构30，设置于阱20的表面上；源极40和漏极50，源极40设置于阱20中并位于栅极结构30的一侧，漏极50设置于阱20中并位于栅极结构30的另一侧，且源极4本文档来自技高网...

【技术保护点】
一种ESD器件，其特征在于，所述ESD器件包括：半导体基体和设置于所述半导体基体中的阱；栅极结构，设置于所述阱的表面上；源极和漏极，所述源极设置于所述阱中并位于所述栅极结构的一侧，所述漏极设置于所述阱并位于所述栅极结构的另一侧，且所述源极和所述漏极的导电类型与所述阱的导电类型相反；离子注入区，设置于所述漏极中，且所述离子注入区的导电类型与所述漏极的导电类型相反。

【技术特征摘要】
1.一种ESD器件，其特征在于，所述ESD器件包括：
半导体基体和设置于所述半导体基体中的阱；
栅极结构，设置于所述阱的表面上；
源极和漏极，所述源极设置于所述阱中并位于所述栅极结构的一侧，所述漏极设置
于所述阱并位于所述栅极结构的另一侧，且所述源极和所述漏极的导电类型与所述阱的
导电类型相反；
离子注入区，设置于所述漏极中，且所述离子注入区的导电类型与所述漏极的导电
类型相反。
2.根据权利要求1所述的ESD器件，其特征在于，所述离子注入区的高度与所述漏极的高
度相等。
3.根据权利要求2所述的ESD器件，其特征在于，所述ESD器件包括多个所述栅极结构，
且所述离子注入区位于相邻所述栅极结构之间的所述漏极的正中心。
4.根据权利要求3所述的ESD器件，其特征在于，在所述栅极结构的延伸方向上所述离子
注入区的一侧面与所述阱的一侧面之间的距离a≥1μm，且在所述源极和所述漏极的连
接方向上所述离子注入区的一侧面与所述栅极结构的一侧面之间的距离b≥1μm。
5.根据权利要求3所述的ESD器件，其特征在于，在所述源极和所述漏极的连接方向上所
述离子注入区的两侧面之间的距离c≥0.6μm。

【专利技术属性】
技术研发人员：王孝远，郭兵，金凤吉，马燕春，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31