半导体存储装置制造方法及图纸

半导体存储装置具有：存储器单元阵列，其具有与存储器单元的至少一部分的多个存储器单元连接的多条字线和包含存储器单元的至少一部分的多个存储器单元的一组在内的多个块；不良信息存储块，其包含与多条字线中的特定的2条以上的字线连接的多个存储器单元，将存储器单元阵列内的不良信息存储到这些存储器单元；第1不良检测部，其读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；第2不良检测部，其在判定为不良时，变更存储器单元的数据的读取电压电平，再次读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；以及不良确定部，其在判定为不良时，将不良信息存储块确定为不良。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施方式涉及能够存储不良信息的半导体存储装置。
技术介绍
有时在存储器单元阵列内设置有熔丝只读存储器块，该熔丝只读存储器块以块为单位或以列为单位来存储存储器单元的不良信息。熔丝只读存储器块为与通常的块相同的大小，具有多个存储器单元。在熔丝只读存储器块的存储器单元产生超过允许限度的不良的情况下，熔丝只读存储器块中保存的熔丝只读存储器数据自身也有可能会变得不良。进而，在熔丝只读存储器数据产生不良的情况下，为了纠错而耗费时间，半导体存储装置的工作速度有可能下降。尤其是，随着存储器单元细微化，存储器单元容易变得不良，因此，熔丝只读存储器块的不良检查变得重要。熔丝只读存储器块的不良检查，通常在接通电源时的上电读出期间中进行。但是，随着存储器单元细微化，擦除电平变得容易变动，擦除电平与读取电平之差变小，产生误读的可能性变高。另外，当存储器单元的细微化发展、存储器容量增大时，块数量也增加，所以应该记录到熔丝只读存储器块的不良信息也增加，因此有可能从熔丝只读存储器块读取不良信息，反而耗费时间。
技术实现思路
根据本实施方式，提供半导体存储装置，其具有：存储器单元阵列，其具有多个存储器单元、与所述存储器单元的至少一部分的多个所述存储器单元连接的多条字线、与所述存储器单元的至少一部分的多个所述存储器单元连接的多条位线以及包含所述存储器单元的至少一部分的多个所述存储器单元的一组在内的多个块；不良信息存储块，其是所述多个块的至少一个，存储所述存储器单元阵列内的不良信息；第1不良检测部，其读取所述不良信息存储块内的至少一部分的所述存储器单元的数据，通过检验该数据来判定所述不良信息存储块是否存在不良；第2不良检测部，其在由所述第1不良检测部判定为存在不良时，变更所述存储器单元的数据的读取电压电平，再次读取所述不良信息存储块内的至少一部分的所述存储器单元的数据，通过检验该数据来判定所述不良信息存储块是否存在不良；以及不良确定部，其在由所述第2不良检测部判定为存在不良时，将所述不良信息存储块确定为不良。附图说明图1是示出第1实施方式的半导体存储装置1的概略结构的框图。图2是示出单元阵列2周围的详细结构的框图。图3是示出第1实施方式的熔丝只读存储器块的不良检查处理的流程图。图4是示出第2实施方式的熔丝只读存储器块的不良检查处理的流程图。图5是在刷新时再次写入不良信息的情况下的时间图。图6是示出第3实施方式的熔丝只读存储器块的不良检查处理的流程图。图7是示出图6的步骤S31～S38的处理定时的时间图。图8是示出包含熔丝只读存储器块31的存储器单元阵列2的存储器映射的图。图9的(a)是示出熔丝只读存储器块31的各数据区中存储的坏块信息的数据结构的图，图9的(b)是示出商BlockAddX与8位数据BlockIO的对应关系的图。图10是示出传输不良块信息的处理步骤的一例的流程图。图11是示出将不良信息存储于熔丝只读存储器块31的处理步骤的一例的流程图。具体实施方式以下，参照附图，对本专利技术的实施方式进行说明。(第1实施方式)图1是示出第1实施方式的半导体存储装置1的概略结构的框图。图1的半导体存储装置1示出了NAND型闪速存储器的例子。图1的半导体存储装置1具有单元阵列(cellarray)2、低位解码器3、字线驱动器4、列解码器5、传感放大器(S/A)6、数据锁存电路7、控制器8、高电压产生器9、地址寄存器10、命令解码器11和I/O缓冲器12。单元阵列2具有串联连接有多个存储器单元的NAND串20。图2是示出单元阵列2周围的详细结构的框图。如图2所示，单元阵列2分成多个块(block)BLK0～BLKn。在各块，沿列方向排列有多个上述NAND串20。各NAND串20具有串联连接的多个存储器单元21、与这些存储器单元21的一端侧连接的选择栅晶体管S1、与另一端侧连接的选择栅晶体管S2。NAND串20内的各存储器单元21的栅与对应的字线WL0～WLn+1(n为0以上的整数)分别连接。选择栅晶体管S1的栅与选择栅线SGD连接。选择栅晶体管S2的栅与选择栅线SGS连接。各NAND串20经由对应的选择栅晶体管S1，与公共的单元源线连接。另外，各NAND串20经由对应的选择栅晶体管S2与对应的位线BL0～BLn连接。与NAND串20内的各存储器单元21的栅连接的各字线WL0～WLn+1连接于低位解码器3。低位解码器3对从地址寄存器10传输来的低位地址进行解码。在低位解码器3附近，配置有字线驱动器4。字线驱动器4基于解码出的数据，生成用于驱动各字线的电压。与各NAND串20连接的位线BL0～BLn，经由位线选择晶体管Q0与传感放大器6连接。由传感放大器6检测出的读取数据例如作为二值数据保持于数据锁存电路7。图1所示的列解码器5对来自地址寄存器10的列地址进行解码。另外，列解码器5基于该解码出的结果，决定是否向数据总线传输数据锁存电路7中保持的数据。I/O缓冲器12对从I/O端子输入的地址、数据和命令进行缓冲。另外，I/O缓冲器12向地址寄存器10传输地址，向命令解码器11传输命令，向数据总线传输数据。控制器8识别地址和命令，并控制后述的熔丝只读存储器块的不良检查和/或传感放大器6等的工作。如图2所示，单元阵列分成多个块，其中两个为熔丝只读存储器(ROMFUSE)块(不良信息存储块)和备用熔丝只读存储器块(备用存储块)。在熔丝只读存储器块和备用熔丝只读存储器块中存储有单元阵列内的不良信息等。备用熔丝只读存储器块在熔丝只读存储器块不良时使用，在向熔丝只读存储器块存储新不良信息时，也向备用熔丝只读存储器块存储相同的不良信息。关于是否使用备用熔丝只读存储器块，能够通过设定来进行切换。熔丝只读存储器块和备用熔丝只读存储器块中存储的不良信息是表示单元阵列内的各块是否不良的坏块信息和/或表示单元阵列内的各列是否不良的坏列信息等。此外，还可以在熔丝只读存储器块中存储用于调整内部电压的电压电平的参数信息等。图1的控制器8例如在进行上电读出(POR)时，进行检查熔丝只读存储器块是否存在不良的处理。图3是示出第1实施方式的熔丝只读存储器块的不良检查处理的流程图。在NAND型闪速存储器中，作为向存储器单元进行写入的方法本文档来自技高网...

【技术保护点】
一种半导体存储装置，其具有：存储器单元阵列，其具有多个存储器单元、与所述存储器单元的至少一部分的多个所述存储器单元连接的多条字线、与所述存储器单元的至少一部分的多个所述存储器单元连接的多条位线以及包含所述存储器单元的至少一部分的多个所述存储器单元的一组在内的多个块；不良信息存储块，其是所述多个块的至少一个，存储所述存储器单元阵列内的不良信息；第1不良检测部，其读取所述不良信息存储块内的至少一部分的所述存储器单元的数据，对该数据进行检验，由此判定所述不良信息存储块是否存在不良；第2不良检测部，其在由所述第1不良检测部判定为存在不良时，变更所述存储器单元的数据的读取电压电平，再次读取所述不良信息存储块内的至少一部分的所述存储器单元的数据，对该数据进行检验，由此判定所述不良信息存储块是否存在不良；以及不良确定部，其在由所述第2不良检测部判定为存在不良时，将所述不良信息存储块确定为不良。

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储装置，其具有：
存储器单元阵列，其具有多个存储器单元、与所述存储器单元的至少
一部分的多个所述存储器单元连接的多条字线、与所述存储器单元的至少
一部分的多个所述存储器单元连接的多条位线以及包含所述存储器单元的
至少一部分的多个所述存储器单元的一组在内的多个块；
不良信息存储块，其是所述多个块的至少一个，存储所述存储器单元
阵列内的不良信息；
第1不良检测部，其读取所述不良信息存储块内的至少一部分的所述
存储器单元的数据，对该数据进行检验，由此判定所述不良信息存储块是
否存在不良；
第2不良检测部，其在由所述第1不良检测部判定为存在不良时，变
更所述存储器单元的数据的读取电压电平，再次读取所述不良信息存储块
内的至少一部分的所述存储器单元的数据，对该数据进行检验，由此判定
所述不良信息存储块是否存在不良；以及
不良确定部，其在由所述第2不良检测部判定为存在不良时，将所述
不良信息存储块确定为不良。
2.根据权利要求1所述的半导体存储装置，其中，
所述第1不良检测部和所述第2不良检测部，在该半导体存储装置每
次进行上电读出时，判定所述不良信息存储块是否存在不良。
3.根据权利要求1所述的半导体存储装置，其中，
所述第1不良检测部和所述第2不良检测部中的至少一方，在所述不
良信息存储块内的特定的所述字线上的至少一部分的所述存储器单元的存
储数据发生了反转的数量超过预定个数时，判定为存在不良。
4.根据权利要求1所述的半导体存储装置，其中，
所述第1不良检测部和所述第2不良检测部中的至少一方，在将所述
不良信息存储块内的已提供给特定的所述位线的特定的数据写入到了与特

\t定的所述位线连接的所述存储器单元之后，对从这些存储器单元读取的数
据与所述特定的数据进行比较，判定是否存在不良。
5.根据权利要求1所述的半导体存储装置，其中，
所述第1不良检测部和所述第2不良检测部中的至少一方，在向所述
不良信息存储块内的特定的所述字线上的至少一部分的所述存储器单元写
入了互补数据之后，读取该互补数据并进行比较，判定是否存在不良。
6.根据权利要求1所述的半导体存储装置，其中，
所述半导体存储装置具有第3不良检测部，所述第3不良检测部在由
所述第1不良检测部和所述第2不良检测部中的至少一方判定为没有不良
时，在向所述不良信息存储块的至少一部分写入了互补数据之后，读取所
写入的所述互补数据并进行比较，由此判定所述不良信息存储块是否存在
不良。
7.根据权利要求1所述的半导体存储装置，其中，
所述不良信息存储块将地址信息与n位数据关联地进行存储，所述地
址信息由地址除以n得到的商表示，所述地址指定以块为单位或以列为单
位将所述存储器单元阵列分割而得到的各块或各列，在所述n位数据中，
将n个块或列的各自的不良信息设为1位，所述n为2以上的整数。
8.根据权利要求7所述的半导体存储装置，其中，
所述不良信息存储块将所述地址信息、所述地址信息的反转数据、所
述n位数据和所述n位数据的反转数据关联地进行存储。
9.根据权利要求7所述的半导体存储装置，其中，
所述半导体存储装置具有：
不良信息保持部，其读取并保持所述不良信息存储块中存储的不良信
息；以及
地址转换部，其将用于访问所述不良信息存储块的所述地址转换为用
于访问所述不良信息保持部的所述地址，
所述不良信息保持部具有多个锁存电路，所述多个锁存电路与由所述
地址转换部转换得到的所述地址关联地分别独立对存储在所述不良信息存

\t储块中的以块为单位或以列为单位的不良信息进行存储。
10.一种半导体存储装置，其具有：
存储器单元阵列，其具有多个存储器单元、与所述存储器单元的至少
一部分的多个所述存储器单元连接的多条字线、与所述存储器单元的至少
一部分的多个所述存储器单元连接的多条位线以及包含所述存储器单元的
至少一部分的多个所述存储器单元的一组在内的多个块；
不良信息存储块，其是所述多个块的至少一个，存储所述存储器单元
阵列内的不良信息；，
备用存储块，其存储与所述不良信息存储块相同的不良信息；
第1不良检测部，其检测所述不良信息存储块是否存在不良；
数据擦除部，其在由所述第1不良检测部检...

【专利技术属性】
技术研发人员：山口幸一郎，御明诚，志贺仁，柴田升，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP