一种4K拼接处理器及4K拼接显示系统技术方案

技术编号:14557833 阅读:179 留言:0更新日期:2017-02-05 12:16
本发明专利技术实施例公开一种4K拼接处理器及4K拼接显示系统。该4K拼接处理器包括用于处理4K分辨率信号的驱动电路,所述驱动电路包括FPGA芯片U5,TVS阵列芯片U10、U11、U12、U13,DP信号线连接器CN9、CN10;U5的型号为Spartan-6,U10、U11、U12和U13的型号均为RClamp0524P,CN9通过U10、U11与U5连接,CN10通过U12、U13与U5连接;U5通过CN9接收输入的4K分辨率信号,对所述4K分辨率信号进行处理,通过CN10输出处理后的4K分辨率信号,实现4K分辨率信号环通。本发明专利技术实施例的技术方案解决4K拼接显示系统设备复杂的问题。

4K splicing processor and 4K splicing display system

The embodiment of the invention discloses a 4K splicing processor and a 4K splicing display system. The 4K splicing processor includes a driving circuit for processing the resolution of the 4K signal, the driving circuit comprises a FPGA chip U5, TVS chip U10, U11, U12 array, U13, DP, CN9, CN10 signal line connector; U5 type Spartan-6, U10, U11, U12 and U13 models are RClamp0524P, CN9 by U10 U11, CN10 and U5 connection, through U12, U13 and U5 connections; U5 receiver 4K resolution input signal through CN9, and processing the signal through the 4K resolution 4K resolution, CN10 signal output after processing, the realization of 4K resolution signal ring. The technical scheme of the embodiment of the invention solves the problem of complex equipment of the 4K splicing display system.

【技术实现步骤摘要】

本专利技术涉及拼接显示
,尤其涉及一种4K拼接处理器及4K拼接显示系统
技术介绍
目前大屏幕液晶拼接显示系统在各行业已得到广泛应用。从最早的广电,到城市应急指挥中心、公安110、交警指挥中心,再到电力监控、金融、水利、铁路等行业监控以及社区、公共场所、工厂生产监控等,都可以看到大屏幕液晶拼接显示系统的身影。随着拼接显示技术的飞速发展,从最开始的分辨率为1366×768的标清显示,到现在的大多数分辨率为1920×1080,即1080P的高清显示,用户对大屏幕拼接显示分辨率的要求越来越高,希望能达到高清晰、高画质、高还原性的画面效果。现有的拼接显示系统一般由拼接显示单元,单屏拼接图像处理器,视频分配器,高清晰度多媒体接口(HighDefinitionMultimediaInterface,HDMI)矩阵或图像拼接处理器组成。构成系统的设备比较多,并且只要是其中的一个出现问题,则会影响到整个拼接显示系统的正常运行。
技术实现思路
有鉴于此,本专利技术实施例提供一种4K拼接处理器及4K拼接显示系统,以解决4K拼接显示系统设备复杂的问题。本专利技术实施例采用以下技术方案:第一方面,本专利技术实施例提供一种4K拼接处理器,包括用于处理4K分辨率信号的驱动电路,驱动电路包括现场可编程门阵列(FieldProgrammableGateArray,FPGA)芯片U5,瞬态电压抑制器(TransientVoltageSuppressor,TVS)阵列芯片U10、U11、U12、U13,显示接口(DisplayPort,DP)信号线连接器CN9、CN10,电阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62,电容C83、C89、C90、C93、C95、C96、C97、C98、C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、C123;U5的型号为Spartan-6,U10、U11、U12和U13的型号均为RClamp0524P,CN9和CN10均为24pin;U5的J2脚通过C89与U10的10脚连接,U5的J1脚通过C83与U10的9脚连接,U5的K2脚通过C90与U10的7脚连接,U5的K1脚通过C93与U10的6脚连接,U5的L2脚通过C95与U11的10脚连接,U5的L1脚通过C96与U11的9脚连接,U5的M2脚通过C97与U11的7脚连接,U5的M1脚通过C98与U11的6脚连接,U10的1、2、4、5脚分别对应与CN9的12、10、9、7脚连接,U11的1、2、4、5脚分别对应与CN9的6、4、3、1脚连接,U5的H2脚通过C99与CN9的15脚连接,U5的H1脚通过C101与CN9的17脚连接,U5的F3脚通过R50与CN9的18脚连接,U5的F4脚通过R52与CN9的15脚连接,U5的H3脚通过R54与CN9的17脚连接,U5的G24脚通过R61与CN10的18脚连接,U5的G25脚通过C113与CN10的17脚连接,U5的G26脚通过C114与CN10的15脚连接,U5的F25脚通过C115与U12的1脚连接,U5的F26脚通过C116与U12的2脚连接,U5的E25脚通过C117与U12的4脚连接,U5的E26脚通过C118与U12的5脚连接,U5的D25脚通过C119与U13的1脚连接,U5的D26脚通过C121与U13的2脚连接,U5的C25脚通过C122与U13的4脚连接,U5的C26脚通过C123与U13的5脚连接,U12的10、9、7、6脚分别对应与CN10的12、10、9、7脚连接,U13的10、9、7、6脚分别对应与CN10的6、4、3、1脚连接,CN9的13、14脚和CN10的13、14脚与网络接口连接,CN9、CN10的20脚与电源输出端连接,CN9的15脚通过R58与电源输出端连接,CN9的18脚通过R59与电源输出端连接,CN10的17脚通过R56与电源输出端连接,CN9的17脚通过R62与参考地连接,CN10的15脚通过R55与参考地连接,CN10的18脚通过R60与参考地连接,CN9、CN10的其它脚均与参考地连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CN10输出处理后的4K分辨率信号,实现4K分辨率信号环通。第二方面,本专利技术实施例还提供一种4K拼接显示系统,包括上述4K拼接处理器和液晶拼接显示屏;4K拼接处理器和液晶拼接显示屏的个数均为N,N为大于等于2的整数,N个4K拼接处理器与N个液晶拼接显示屏一一对应地连接,N个4K拼接处理器通过DP信号线依次串行连接。综上所述,本专利技术实施例的技术方案包括用于处理4K分辨率信号的驱动电路,驱动电路包括FPGA芯片U5,TVS阵列芯片U10、U11、U12、U13,DP信号线连接器CN9、CN10;U5的型号为Spartan-6,U10、U11、U12和U13的型号均为RClamp0524P,CN9通过U10、U11与U5连接,CN10通过U12、U13与U5连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CN10输出处理后的4K分辨率信号,实现4K分辨率信号环通。4K拼接处理器通过DP信号线连接器CN9、CN10,实现4K分辨率信号环通,节省信号分配器等设备,降低了4K拼接显示系统的复杂度。附图说明图1a是本专利技术实施例一提供的驱动电路的FPGA芯片部分管脚连接示意图。图1b是本专利技术实施例一提供的驱动电路的DP输入端连接示意图。图1c是本专利技术实施例一提供的驱动电路的DP输出端连接示意图。图1d是本专利技术实施例一提供的电压转换电路的电路示意图。图2是本专利技术实施例二提供的一种4K拼接显示系统的结构示意图。具体实施方式下面结合附图,对本专利技术具体实施例作详细的描述。可以理解的是,此处所描述的具体实施例仅用于解释本专利技术,而非对本专利技术的限定。另外,为了便于描述,附图中仅示出了与本专利技术相关的部分而非全部内容。实施例一如图1a至图1d所示,本专利技术实施例提供一种4K拼接处理器,包括用于处理4K分辨率信号的驱动电路,驱动电路包括FPGA芯片U5,TVS阵列芯片U10、U11、U12、U13,DP信号线连接器CN9、CN10,电阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62,电容C83、C89、C90、C93、C95、C96、C97本文档来自技高网...

【技术保护点】
一种4K拼接处理器,其特征在于,包括用于处理4K分辨率信号的驱动电路,所述驱动电路包括FPGA芯片U5,TVS阵列芯片U10、U11、U12、U13,DP信号线连接器CN9、CN10,电阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62,电容C83、C89、C90、C93、C95、C96、C97、C98、C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、C123;U5的型号为Spartan‑6,U10、U11、U12和U13的型号均为RClamp0524P,CN9和CN10均为24pin;U5的J2脚通过C89与U10的10脚连接,U5的J1脚通过C83与U10的9脚连接,U5的K2脚通过C90与U10的7脚连接,U5的K1脚通过C93与U10的6脚连接,U5的L2脚通过C95与U11的10脚连接,U5的L1脚通过C96与U11的9脚连接,U5的M2脚通过C97与U11的7脚连接,U5的M1脚通过C98与U11的6脚连接,U10的1、2、4、5脚分别对应与CN9的12、10、9、7脚连接,U11的1、2、4、5脚分别对应与CN9的6、4、3、1脚连接,U5的H2脚通过C99与CN9的15脚连接,U5的H1脚通过C101与CN9的17脚连接,U5的F3脚通过R50与CN9的18脚连接,U5的F4脚通过R52与CN9的15脚连接,U5的H3脚通过R54与CN9的17脚连接,U5的G24脚通过R61与CN10的18脚连接,U5的G25脚通过C113与CN10的17脚连接,U5的G26脚通过C114与CN10的15脚连接,U5的F25脚通过C115与U12的1脚连接,U5的F26脚通过C116与U12的2脚连接,U5的E25脚通过C117与U12的4脚连接,U5的E26脚通过C118与U12的5脚连接,U5的D25脚通过C119与U13的1脚连接,U5的D26脚通过C121与U13的2脚连接,U5的C25脚通过C122与U13的4脚连接,U5的C26脚通过C123与U13的5脚连接,U12的10、9、7、6脚分别对应与CN10的12、10、9、7脚连接,U13的10、9、7、6脚分别对应与CN10的6、4、3、1脚连接,CN9的13、14脚和CN10的13、14脚与网络接口连接,CN9、CN10的20脚与电源输出端连接,CN9的15脚通过R58与电源输出端连接,CN9的18脚通过R59与电源输出端连接,CN10的17脚通过R56与电源输出端连接,CN9的17脚通过R62与参考地连接,CN10的15脚通过R55与参考地连接,CN10的18脚通过R60与参考地连接,CN9、CN10的其它脚均与参考地连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CN10输出处理后的4K分辨率信号,实现4K分辨率信号环通。...

【技术特征摘要】
1.一种4K拼接处理器,其特征在于,包括用于处理4K分辨率信号的驱
动电路,所述驱动电路包括FPGA芯片U5,TVS阵列芯片U10、U11、U12、
U13,DP信号线连接器CN9、CN10,电阻R50、R52、R54、R55、R56、R58、
R59、R60、R61、R62,电容C83、C89、C90、C93、C95、C96、C97、C98、
C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、
C123;U5的型号为Spartan-6,U10、U11、U12和U13的型号均为RClamp0524P,
CN9和CN10均为24pin;
U5的J2脚通过C89与U10的10脚连接,U5的J1脚通过C83与U10的
9脚连接,U5的K2脚通过C90与U10的7脚连接,U5的K1脚通过C93与
U10的6脚连接,U5的L2脚通过C95与U11的10脚连接,U5的L1脚通过
C96与U11的9脚连接,U5的M2脚通过C97与U11的7脚连接,U5的M1
脚通过C98与U11的6脚连接,U10的1、2、4、5脚分别对应与CN9的12、
10、9、7脚连接,U11的1、2、4、5脚分别对应与CN9的6、4、3、1脚连接,
U5的H2脚通过C99与CN9的15脚连接,U5的H1脚通过C101与CN9的
17脚连接,U5的F3脚通过R50与CN9的18脚连接,U5的F4脚通过R52与
CN9的15脚连接,U5的H3脚通过R54与CN9的17脚连接,U5的G24脚通
过R61与CN10的18脚连接,U5的G25脚通过C113与CN10的17脚连接,
U5的G26脚通过C114与CN10的15脚连接,U5的F25脚通过C115与U12
的1脚连接,U5的F26脚通过C116与U12的2脚连接,U5的E25脚通过C117
与U12的4脚连接,U5的E26脚通过C118与U12的5脚连接,U5的D25脚
通过C119与U13的1脚连接,U5的D26脚通过C121与U13的2脚连接,U5
的C25脚通过C122与U13的4脚连接,U5的C26脚通过C123与U13的5脚

\t连接,U12的10、9、7、6脚分别对应与CN10的12、10、9、7脚连接,U13
的10、9、7、6脚分别对应与CN10的6、4、3、1脚连接,CN9的13、14脚
和CN10的13、14脚与网络接口连接,CN9、CN10的20脚与电源输出端连接,
CN9的15脚通过R58与电源输出端连接,CN9的18脚通过R59与电源输出端
连接,CN10的17脚通过R56与电源输出端连接,CN9的17脚通过R62与参
考地连接,CN10的15脚通过R55与参考地连接,CN10的18脚通过R60与参
考地连接,CN9、CN10的其它脚均与参考地连接;U5通过CN9接收输入的4K
分辨率信号、对所述4K分辨率信号进行处理、通过CN10输出处理后的4K分
辨率信号,实现4K分辨率信号环通。
2.如权利要求1所述的4K拼接处理器,其特征在于,所述R50、R52和
R54均为100Ω,R55、R56和R60均为100KΩ,R58和R62均为1MΩ,R59
为4.7KΩ,R61为33Ω,C83、C89、C90、C93、C95、C96、C97、C98、C99
和C101均为0.1μF,C113、C114、C115、C116、C117、C118、C119、C121、
C122和C123均为10nF。
3.如权利要求1所述的4K拼接处理器,其特征...

【专利技术属性】
技术研发人员:龙乙平王志昴
申请(专利权)人:深圳市维冠视界科技股份有限公司
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1