移位寄存器及其驱动方法、驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器及其驱动方法、驱动电路和显示装置，所述移位寄存器包括上拉单元、下拉单元和输出单元，所述上拉单元根据所述输入端、所述第二信号端和所述复位端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位，所述下拉单元根据所述第一信号端的输入信号和所述上拉节点的电位控制所述下拉节点的电位，所述输出单元根据所述第一信号端和所述第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。本发明专利技术提供的技术方案在触控信号进行传输时，驱动信号进行存储，在触控信号完成传输之后，驱动信号继续进行扫描，从而避免触控信号与驱动信号相互干扰。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、驱动电路和显示装置。
技术介绍
现有的内嵌式触控显示面板分为InCell触控和OnCell触控。OnCell触控显示面板将传感器设置在显示面板的外侧，然后贴附保护玻璃。HybridInCell或者FullInCell将传感器设置在阵列基板侧，或者阵列基板和彩膜基板侧，然后形成显示面板，从而实现触摸功能。目前，InCell触控显示面板通过扫描方式进行数据传输，以实现触控功能。然而，驱动信号与触控信号可能相互干扰，从而影响触控功能。
技术实现思路
为解决上述问题，本专利技术提供一种移位寄存器及其驱动方法、驱动电路和显示装置，用于解决现有技术中驱动信号与触控信号相互干扰，从而影响触控功能的问题。为此，本专利技术提供一种移位寄存器，包括：上拉单元，分别与输入端、第一电压端、第二电压端、第三电压端、第二信号端、复位端、输出端、下拉节点以及上拉节点连接，用于根据所述输入端、所述第二信号端和所述复位端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位；下拉单元，分别与第一信号端、第三电压端、上拉节点以及下拉节点连接，用于根据所述第一信号端的输入信号和所述上拉节点的电位控制所述下拉节点的电位；输出单元，分别与第三电压端、第一信号端、第二信号端、输出端、下拉节点以及上拉节点连接，用于根据所述第一信号端和所述第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。可选的，所述上拉单元包括：输入模块，分别与输入端、第一电压端以及上拉节点连接，用于根据所述输入端的输入信号控制所述上拉节点的电位；上拉模块，分别与第三电压端、第二信号端、输出端、下拉节点以及上拉节点连接，用于根据所述第二信号端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位；复位模块，分别与第二电压端、复位端以及上拉节点连接，用于根据所述复位端的输入信号控制所述上拉节点的电位。可选的，所述下拉单元包括第六晶体管和第二电容；所述第六晶体管的栅极与所述上拉节点连接，所述第六晶体管的第一极与所述下拉节点连接，所述第六晶体管的第二极与所述第三电压端连接；所述第二电容并联于所述下拉节点与所述第一信号端之间。可选的，所述输出单元包括第三晶体管、第四晶体管与第五晶体管；所述第三晶体管的栅极与所述上拉节点连接，所述第三晶体管的第一极与所述第一信号端连接，所述第三晶体管的第二极与所述输出端连接；所述第四晶体管的栅极与所述第二信号端连接，所述第四晶体管的第一极与所述输出端连接，所述第四晶体管的第二极与所述第三电压端连接；所述第五晶体管的栅极与所述下拉节点连接，所述第五晶体管的第一极与所述输出端连接，所述第五晶体管的第二极与所述第三电压端连接。可选的，所述输入模块包括第一晶体管，所述第一晶体管的栅极与所述输入端连接，所述第一晶体管的第一极与所述第一电压端连接，所述第一晶体管的第二极与所述上拉节点连接。可选的，所述复位模块包括第二晶体管，所述第二晶体管的栅极与所述复位端连接，所述第二晶体管的第一极与所述上拉节点连接，所述第二晶体管的第二极与所述第二电压端连接。可选的，所述输入模块包括第二晶体管，所述第二晶体管的栅极与所述输入端连接，所述第二晶体管的第一极与所述第一电压端连接，所述第二晶体管的第二极与所述上拉节点连接。可选的，所述复位模块包括第一晶体管，所述第一晶体管的栅极与所述复位端连接，所述第一晶体管的第一极与所述上拉节点连接，所述第一晶体管的第二极与所述第二电压端连接。可选的，所述上拉模块包括第七晶体管、第八晶体管、第九晶体管以及第一电容；所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与所述第三电压端连接，所述第七晶体管的第二极与所述上拉节点连接；所述第八晶体管的栅极与所述第九晶体管的第一极连接，所述第八晶体管的第一极与所述上拉节点连接，所述第八晶体管的第二极与所述第二信号端连接；所述第九晶体管的栅极与所述上拉节点连接，所述第九晶体管的第二极与所述第二信号端连接；所述第一电容并联于所述上拉节点与所述输出端之间。可选的，所述上拉模块包括第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第一电容；所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与所述第三电压端连接，所述第七晶体管的第二极与所述上拉节点连接；所述第八晶体管的栅极与所述第九晶体管的第一极连接，所述第八晶体管的第一极与所述第十晶体管的第二极连接，所述第八晶体管的第二极与所述第二信号端连接；所述第九晶体管的栅极与所述上拉节点连接，所述第九晶体管的第二极与所述第二信号端连接；所述第十晶体管的栅极与所述第九晶体管的第一极连接，所述第十晶体管的第一极与所述上拉节点连接；所述第一电容并联于所述上拉节点与所述输出端之间。本专利技术还提供一种移位寄存器的驱动方法，所述移位寄存器包括上述任一移位寄存器，所述第一电压端为高电平，所述第二电压端为低电平，所述第三电压端为低电平，所述驱动方法包括：第一阶段，所述第一信号端的输入信号为低电平，所述输入端的输入信号为高电平，复位端的输入信号为低电平，所述第二信号端的输入信号为低电平；第二阶段，所述第一信号端的输入信号为高电平，所述输入端的输入信号为低电平，复位端的输入信号为低电平，所述第二信号端的输入信号为低电平；第三阶段，所述第一信号端的输入信号为低电平，所述输入端的输入信号为低电平，复位端的输入信号为高电平，所述第二信号端的输入信号为低电平；第四阶段，所述第一信号端的输入信号为高电平，所述输入端的输入信号为低电平，复位端的输入信号为低电平，所述第二信号端的输入信号为低电平；第五阶段，所述第一信号端的输入信号为低电平，所述输入端的输入信号为低电平，复位端的输入信号为低电平，所述第二信号端的输入信号为低电平。可选的，所述第一阶段与所述第二阶段之间包括：触控阶段，所述第一信号端的输入信号为低电平，所述输入端的输入信号为低电平，复位端的输入信号为低电平，所述第二信号端的输入信号为高电平。本专利技术还提供一种驱动电路，包括多级上述任一移位寄存器；除第一级移位寄存器之外，其余所述移位寄存器的输入端与上一级移位寄本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：上拉单元，分别与输入端、第一电压端、第二电压端、第三电压端、第二信号端、复位端、输出端、下拉节点以及上拉节点连接，用于根据所述输入端、所述第二信号端和所述复位端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位；下拉单元，分别与第一信号端、第三电压端、上拉节点以及下拉节点连接，用于根据所述第一信号端的输入信号和所述上拉节点的电位控制所述下拉节点的电位；输出单元，分别与第三电压端、第一信号端、第二信号端、输出端、下拉节点以及上拉节点连接，用于根据所述第一信号端和所述第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：
上拉单元，分别与输入端、第一电压端、第二电压端、第三电
压端、第二信号端、复位端、输出端、下拉节点以及上拉节点连接，
用于根据所述输入端、所述第二信号端和所述复位端的输入信号以
及所述下拉节点的电位控制所述上拉节点的电位；
下拉单元，分别与第一信号端、第三电压端、上拉节点以及下
拉节点连接，用于根据所述第一信号端的输入信号和所述上拉节点
的电位控制所述下拉节点的电位；
输出单元，分别与第三电压端、第一信号端、第二信号端、输
出端、下拉节点以及上拉节点连接，用于根据所述第一信号端和所
述第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位
控制所述输出端的输出信号。
2.根据权利要求1所述的移位寄存器，其特征在于，所述上拉
单元包括：
输入模块，分别与输入端、第一电压端以及上拉节点连接，用
于根据所述输入端的输入信号控制所述上拉节点的电位；
上拉模块，分别与第三电压端、第二信号端、输出端、下拉节
点以及上拉节点连接，用于根据所述第二信号端的输入信号以及所
述下拉节点的电位控制所述上拉节点的电位；
复位模块，分别与第二电压端、复位端以及上拉节点连接，用
于根据所述复位端的输入信号控制所述上拉节点的电位。
3.根据权利要求1所述的移位寄存器，其特征在于，所述下拉
单元包括第六晶体管和第二电容；
所述第六晶体管的栅极与所述上拉节点连接，所述第六晶体管
的第一极与所述下拉节点连接，所述第六晶体管的第二极与所述第
三电压端连接；
所述第二电容并联于所述下拉节点与所述第一信号端之间。
4.根据权利要求1所述的移位寄存器，其特征在于，所述输出
单元包括第三晶体管、第四晶体管与第五晶体管；
所述第三晶体管的栅极与所述上拉节点连接，所述第三晶体管
的第一极与所述第一信号端连接，所述第三晶体管的第二极与所述
输出端连接；
所述第四晶体管的栅极与所述第二信号端连接，所述第四晶体
管的第一极与所述输出端连接，所述第四晶体管的第二极与所述第
三电压端连接；
所述第五晶体管的栅极与所述下拉节点连接，所述第五晶体管
的第一极与所述输出端连接，所述第五晶体管的第二极与所述第三
电压端连接。
5.根据权利要求2所述的移位寄存器，其特征在于，所述输入
模块包括第一晶体管，所述第一晶体管的栅极与所述输入端连接，
所述第一晶体管的第一极与所述第一电压端连接，所述第一晶体管
的第二极与所述上拉节点连接。
6.根据权利要求5所述的移位寄存器，其特征在于，所述复位
模块包括第二晶体管，所述第二晶体管的栅极与所述复位端连接，
所述第二晶体管的第一极与所述上拉节点连接，所述第二晶体管的
第二极与所述第二电压端连接。
7.根据权利要求2所述的移位寄存器，其特征在于，所述输入
模块包括第二晶体管，所述第二晶体管的栅极与所述输入端连接，
所述第二晶体管的第一极与所述第一电压端连接，所述第二晶体管
的第二极与所述上拉节点连接。
8.根据权利要求7所述的移位寄存器，其特征在于，所述复位

\t模块包括第一晶体管，所述第一晶体管的栅极与所述复位端连接，
所述第一晶体管的第一极与所述上拉节点连接，所述第一晶体管的
第二极与所述第二电压端连接。
9.根据权利要求2所述的移位寄存器，其特征在于，所述上拉
模...

【专利技术属性】
技术研发人员：古宏刚，邵贤杰，宋洁，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11