具有利用动态写入电流控制的通道和预放大器的盘驱动器制造技术

描述具有取决于写入数据信号图案而动态地调整写入驱动器的信号波形的通道系统和写入驱动器预放大架构的盘驱动器。所述波形控制信号生成于所述通道中，并且发送到所述写入驱动器预放大器。本发明专利技术实施例提供使用幅度等级调制(AML)信号的离散n等级过冲幅度控制。一个实施例实现前瞻策略过冲幅度控制，其中，用于每个转变的过冲幅度仅取决于数据流中的随后(跟随)比特，而不取决于任何先前所记录的数据。

【技术实现步骤摘要】

本专利技术实施例一般涉及具有旋转盘的磁数据存储系统中所使用的方法和设备，更具体地说，涉及生成在这样的系统中使用的用于驱动感应式写入头的信号。
技术介绍
现有技术盘驱动10(见图1)典型地包括主集成电路，其典型地称为片上系统(SOC)11，其包含很多电子器件和固件，用于包括读取/写入通道系统31的驱动。每个盘(未示出)能够在平坦表面中的每一个上具有薄膜磁材料。每个盘表面通常具有在还包括飞行高度控制组件的滑块13中封装的专用成对读取和写入头。滑块以机械方式安装在具有各种挠性组件的激励器(未示出)上，以允许在操作期间的适当程度的移动。每个滑块是典型地包括具有带有铜迹线的层叠式屈曲的悬停组装的头万向架组装(HGA)的子组件，以将电信号携带进入以及离开头。传统上使用其中在尾随表面滑块上对一系列薄膜进行沉积并且刻图的薄膜光刻刻图，来形成读取和写入头(传感器)头以及关联连接。滑块通过激励器(未示出)有选择地定位在旋转盘上的轨道上。激励器还支持对滑块组件的电连接，并且包含臂电子器件(AE)芯片12，其典型地包括用于读取头、写入驱动器以及飞行高度控制的预放大器(预放)。因为空间限制，所以能够连接在通道31与AE12之间的信号线路的数量相对很小；因此，无需附加信号线路的改进是优选的。除非另外注明，否则这里将使用术语激励器以包括滑块运作所需的所有机械组件和电气组件。屈曲缆线(未示出)将SOC11连接到AE12。AE典型地包括数字和模拟电路，其控制发送到滑块中的组件的信号，并且处理从滑块组件接收到的信号。写入驱动器预放18通过有选择地磁化旋转盘的表面上的磁材料的部分并且创建磁转变，来生成施加到写入头15中的感应式线圈以写入数据的模拟电流信号。相邻的成对磁转变通常称为双比特。电流模式逻辑(CML)是典型地用在通道与写入驱动器预放之间的数字输入/输出(I/O)接口连接逻辑方案。CML是差分逻辑族，其用于将串行信号发送到写入驱动器预放，以在写入驱动器的输出处产生预先编程的波形。写入驱动器的信号然后施加到写入换能器，其将数据写入到盘介质。写入驱动器预放18施加到写入头15中的感应式线圈的电流信号的形状和幅度的控制对于优化记录性能是关键的。传统上，盘驱动使用写入电流过冲幅度(OSA)控制，以确保写入电流在下一磁转变之前达到峰值。写入预补偿电路也用于补偿紧密间隔的转变所引起的非线性比特移位。当在数据轨道上写入相对长的磁区段(称为长磁体)时，高效磁场是尤其重要的。长磁体是在各转变之间的相对长的间隔的情况下、在一个方向上磁化的轨道的区域。Subrahmanyam(2004年11月30日)的美国专利6,826,003描述了一种具有用于控制写入电流过冲的图案依赖过冲电路的盘驱动。写入数据中的预定图案引起对写入电流过冲幅度(OSA)的调整。盘存储面积密度继续增加，这导致更窄的数据轨道间距。由于对同一轨道的重复写入可能在相邻轨道上创建干扰/擦除，因此先前所写入的相邻轨道的部分可能降级。图2示出关于盘20上的重复写入轨道的相邻轨道擦除问题。写入头极21所位于的轨道旁边的相邻轨道经受来自延伸超越目标轨道的宽度的场的擦除。此外，滑块中的防护区也可能引起杂散磁场，其将附近轨道置于疏忽地受擦除的风险中。读取头传感器位于两个防护区22之间。这些防护区22也可能在相对远离写入头极21所位于的轨道的轨道位置处产生擦除。类似地，写入周围防护区(WAS)可能在除了紧接相邻轨道之外的轨道位置处引起擦除。测试测量已经示出，相邻和附近轨道擦除随写入数据频率和/或图案而变化。本专利技术实施例解决对所写入的数据频率和/或图案的轨道擦除依赖性的问题。现有技术中已经描述了时序电路以解决相似应用中的轨道擦除的问题，但在此情况下，关于特定磁转变的峰值电流可能仅取决于先前比特而调整(即回顾算法)。然而，这种回顾策略无法用于例如调整双比特内的第一转变或超前于长磁体的第一转变的过冲电流，二者已经历史性地成为问题。
技术实现思路
本专利技术实施例包括具有取决于写入数据信号图案而动态地调整写入驱动器的信号波形的、通道系统和写入驱动器预放架构的盘驱动。所述波形控制信号生成于所述通道中并且发送到所述写入驱动器预放。在本专利技术实施例中，波形控制信号可以在专用信号线路上发送到写入驱动器预放，在读取信号线路上发送，或连同写入数据一起被编码并且在写入线路上作为复合信号得以发送。在实施例中，波形控制信号可以编码为能分离地发送的幅度等级调制(AML)信号，或可以与电流模式逻辑(CML)写入数据信号组合以形成在写入数据线路上发送的AML-CML信号。写入驱动器预放解调AML-CML，以确定写入驱动器输出信号所需的波形。通道分析要写入的数据中的比特图案，以确定过冲幅度调制。这种系统将称为通道预放动态波形(CP-DWS)系统。实施例可以实现前瞻策略、回顾策略或组合式回顾/前瞻策略。本专利技术实施例提供使用幅度等级调制(AML)信号的离散n等级过冲幅度控制。一个实施例实现前瞻策略过冲幅度控制，其中，用于每个转变的过冲幅度仅取决于数据流中的随后(跟随)比特，而不取决于任何先前所记录的数据。写入驱动器预放的实施例包括：延迟路径，用于CML写入数据信号；以及过冲幅度控制单元，其解调AML信号，对触发器进行定时，并且存取预置参数值。在一个实施例中，正电流过冲(OSA：+Iw)和负过冲(OSA：-Iw)的预置并非是在与写入数据相同的阶段完成的。该实施例允许对于后续写入数据转变预先加载过冲幅度控制。使用具有用于正写入电流(+Iw)和负写入电流(-Iw)的分离的触发信号发生器的交替切换缓冲器，其允许各转变之间的一个时间段(1T)设置时间。在实施例中，写入数据与过冲控制信号之间的预先编程的延迟受控于通道，其可以被编程以调整该延迟，以容纳通道和写入驱动器预放中的阶段。附图说明图1是现有技术盘驱动的所选择的组件的块说明。图2示出关于现有技术的重复写入轨道的相邻轨道擦除问题。图3是示出根据本专利技术第一实施例的具有通道预放动态波形系统的盘驱动中的所选择的组件的框图。图4A是示出使用具有3等级过冲控制的前瞻的用于本专利技术实施例的采样数据流的所选择的信号的信号时序图。图4B是示出使用具有2等级过冲控制的前瞻的用于本专利技术实施例的采样数据流的所选择的信号的信号时序图。图5是示出根据本专利技术第二实施例的具有通道预放动态波形系统的盘驱动中的所选择的组件的框图。图6是示出根据本专利技术第三实施例的具有通道预放动态波形系统的盘驱动中的所选择的组件的框图。具体实施方式图3是示出根据本专利技术第一实施例的具有通道预放动态波形(CP-DWS)系统的盘驱动中的所选择的组件的框图。实施例中的组件驻留在通道31A和写入驱动器预放18A中。输入到通道31A中的写入数据流初始地由写入数据处理块36处理，以检测用于过冲幅度调整的数据图案。块36生成对应过冲幅度信号，其驱动幅度等级调制(AMLMOD)单元33，其进而驱动写入缓冲器32。进入写入驱动器预放18A的来自写入缓冲器32的数据流输出信号是包括幅度调制的差分信号。通道使用AML调制，以将预定的所指定的过冲分配给每个比特序列。可以对于特定盘驱动以实验方式确定数据图案和对应过冲幅度。AML调制可以是具有二幅度等级调制或甚至更高等级本文档来自技高网...

【技术保护点】
一种盘驱动器，包括：盘，表面上具有薄膜磁材料；感应式写入头，用于有选择地磁化所述盘的表面上的磁材料的部分，并且创建磁转变以记录数据比特；通道系统，其分析要在所述盘上写入的数据比特集合，以确定记录所述数据比特集合所需的磁转变集合，并且对于每个转变生成从包括两个或更多个预定值的过冲幅度值集合选择过冲幅度等级的对应过冲控制信号，所述过冲幅度等级是取决于跟随具有所述写入数据与所述过冲控制信号之间的预先编程的延迟的每个磁转变的、数据比特的预定图案的检测而选择的；以及写入驱动器预放大器，其从对用于所述数据比特集合的磁转变进行编码的通道系统信号、以及所述对应过冲控制信号接收一个或多个信号，并且所述写入驱动器预放大器基于所述过冲控制信号而生成用于施加所述过冲幅度等级的所述感应式写入头的输出信号。

【技术特征摘要】
2015.07.20 US 14/804,0631.一种盘驱动器，包括：盘，表面上具有薄膜磁材料；感应式写入头，用于有选择地磁化所述盘的表面上的磁材料的部分，并且创建磁转变以记录数据比特；通道系统，其分析要在所述盘上写入的数据比特集合，以确定记录所述数据比特集合所需的磁转变集合，并且对于每个转变生成从包括两个或更多个预定值的过冲幅度值集合选择过冲幅度等级的对应过冲控制信号，所述过冲幅度等级是取决于跟随具有所述写入数据与所述过冲控制信号之间的预先编程的延迟的每个磁转变的、数据比特的预定图案的检测而选择的；以及写入驱动器预放大器，其从对用于所述数据比特集合的磁转变进行编码的通道系统信号、以及所述对应过冲控制信号接收一个或多个信号，并且所述写入驱动器预放大器基于所述过冲控制信号而生成用于施加所述过冲幅度等级的所述感应式写入头的输出信号。2.如权利要求1所述的盘驱动器，其中，所述写入驱动器预放大器接收到的所述过冲控制信号编码为幅度等级调制(AML)信号。3.如权利要求1所述的盘驱动器，其中，所述写入驱动器预放大器接收到的所述过冲控制信号被编码为幅度等级调制(AML)信号，该幅度等级调制(AML)信号是包括对所述数据比特进行编码的电流模式逻辑(CML)信号的复合信号的一部分。4.如权利要求1所述的盘驱动器，其中，所述写入驱动器预放大器从所述写入数据转变生成用于触发采样块的锁存时钟信号，并且所述触发采样块生成用于写入驱动器的幅度控制信号。5.如权利要求4所述的盘驱动器，其中，所述触发采样块从确定所述过冲幅度的幅度等级解调器接收信号。6.如权利要求5所述的盘驱动器，其中，所述幅度等级解调器通过还携带读取信号的信号路径，从所述通道系统接收幅度等级调制(AML)信号。7.如权利要求5所述的盘驱动器，其中，所述幅度等级解调器从所述通道系统接收作为包括对所述数据比特进行编码的电流模式逻辑(CML)信号的复合信号的一部分的、幅度等级调制(AML)信号。8.如权利要求1所述的盘驱动器，其中，所述写入驱动器预放大器包括预先加载有用于后续写入数据转变的过冲幅度控制值的预置缓冲器。9.如权利要求1所述的盘驱动器，其中，所述写入驱动器预放大器包括使用用于正写入电流的第一触发采样块以及用于负写入电流的第二触发采样块，并且各写入数据转变之间的设置时间是一个时间段(1T)。10.如权利要求1所述的盘驱动器，其中，所述过冲幅度值的集合包括与标称过冲幅度、小于标称过冲幅度的低过冲幅度以及大于标称过冲幅度的高过冲幅度对应的三个离散值，并且当直到用于所述数据比特集合的下一磁转变的时间段的数量处于预定范围中时、选择所述标称过冲幅度值，并且当直到所述下一磁转变的时间段的数量大于所述预定范围时、选择所述低过冲幅度值，并且当直到所述下一磁转变的时间段的数量小于所述预定范围时、选择所述高过冲幅度值。11.如权利要求1所述的盘驱动器，其中，所述过冲幅度值的集合包括与标称过冲幅度以及大于所述标称过冲幅度的...

【专利技术属性】
技术研发人员：J孔特雷拉斯，SY加尔松，WM汉森，A塔拉托林，
申请(专利权)人：HGST荷兰公司，
类型：发明
国别省市：荷兰;NL