一种示波器制造技术

技术编号:14517434 阅读:101 留言:0更新日期:2017-02-01 20:01
本申请公开了一种采用垂直方向上快速精准读取数据的方法的示波器,在波形处理模块中设置两个缓存区,分别用于存储进行时间轴和垂直方向上测量运算的数据,从外部大容量存储器获取数据出来的同时把数据进行数据分布处理,然后把处理后的数据存储到第二缓存区,主控模块通过普通的读数接口把的数据读取进行垂直方向上的测量运算,时间轴上的测量运算通过读取第一缓存区,获取经过压缩/抽取处理过的数据来进行,以达到既不影响示波器数据处理效率,又能有效避免数据失真的问题。

【技术实现步骤摘要】

本申请涉及示波器数据处理技术,特别涉及一种示波器。
技术介绍
在现有的示波器装置上,会存在很多类型的测量运算,大体上可以分成时间轴上的,以及垂直方向上的;时间轴上的测量运算只要比显示的分辨率高一些,结果就可以接受;而垂直方向上的测量运算反而更需要原始数据;随着示波器存储深度的逐渐增大,测量运算需要获取的数据量也在增大,如果只读取经过处理后的部分数据,经过测量运算后得到的值会有所失真。而如果读取全部的数据,由于数据量大,如果CPU(中央处理器,这里为主控器)没有专门的快速读数接口,那么会导致读数所需要的时间较长;影响到整体的处理速度(波形捕获率降低,测量计算更新速度慢)。现有技术中通常采用两种技术方案:现有技术方案1:波形处理模块开辟一个较小的测量Buffer,把外部大容量存储器里的一帧波形数据读取出来,经过压缩或者抽取之后放置到Buffer里面,CPU通过读取这个Buffer,获取数据进行测量运算;该方案中示波器波形处理的框架如下图1所示:ADC(模数转换器)把模拟信号转换为数字信号送到ADC接口,再经过降采样模块(这里的降采样也可以为1:1,即无降采样),把数据存储进外部大容量存储器,存储完一帧数据后,再从外部大容量存储器里面读出数据,根据需求可以选择进行压缩或者抽取或者直接经过FIFO(缓存,FirstInputFirstOutput),送至波形显示处理;CPU读数接口位于从外部大容量存储器获取数据后的处理,同样也可以是压缩或者抽取(这里的压缩或者抽取可以为1:1即是无压缩无抽取的原始数据)。但是数据经过压缩或者抽取之后,数据有所失真,某一些垂直方向上的测量运算会和原始数据计算得到的结果有偏差。现有技术方案2:通过控制外部大容量存储器的读取,把里面的一帧波形数据读取出来,不经过压缩或者抽取,送至CPU读数接口。该方案在垂直方向的测量运算上不会经过压缩或者抽取,因此数据不会失真,运算结果不会存在偏差,但是在较大的存储深度下,需要获取的数据量很大,在CPU没有专门快速的读数接口的情况下,读数速度慢,严重影响了示波器数据处理的效率。
技术实现思路
针对现有技术中存在的不足,本申请提供一种示波器快速精准读取数据的方法及一种采用该方法的示波器,在波形处理模块中设置两个缓存区,分别用于存储进行时间轴和垂直方向上测量运算的数据,从外部大容量存储器获取数据出来的同时把数据进行数据分布处理,然后把处理后的数据存储到第二缓存区(Buffer2),CPU通过普通的读数接口把Buffer2的数据读取进行垂直方向上的测量运算,时间轴上的测量运算还是通过读取第一缓存区(Buffer),获取经过压缩/抽取处理过的数据来进行,以达到既不影响示波器数据处理效率,又能有效避免数据失真的问题。本申请采用的技术方案具体如下:本申请一方面提供一种示波器,包括主控模块,外部存储模块,模数转换器ADC和波形处理模块;波形处理模块包括:ADC接口,降采样模块,数据分布处理模块,第二缓存区;模数转换器ADC把模拟信号转换成数字信号,并依次通过ADC接口、降采样模块,将数据存入外部存储模块;数据分布处理模块用于读取外部存储模块中的数据,通过多次读取将一帧波形数据读出,并将每个数据出现的次数送给第二缓存区;主控模块与第二缓存区电连接,读取第二缓存区中存储的经过分布处理后的数据用于垂直方向上的测量运算。作为优选,数据分布处理模块采用一个并行接口并行读取外部存储模块中存储的波形数据,并将每个数据出现的次数发送至第二缓存区。作为优选,第二缓存区根据数据分布处理模块设置的并行接口的宽度划分为多个存储空间histogram_buf,即根据并行接口单次读取的最大数据个数将第二缓冲区划分为多个存储空间histogram_buf,并行接口的每一路端口对应一个存储空间histogram_buf,每个存储空间分配2n个地址空间,每个地址空间用于存储对应数值出现的次数,其中n为模数转换器ADC的数据处理宽度。作为优选,第二缓存区Buffer2与主控模块之间还设有加法器,用于实现各个存储空间histogram_buf的相同地址内所存数据的加法运算。作为优选,波形处理模块还包括:缓存FIFO,压缩/抽取模块,第一缓存区,选择控制模块,触发校正模块和波形显示处理模块;压缩/抽取模块与外部存储模块电连接,获取波形数据并进行压缩/抽取处理后送至第一缓存区,供主控模块进行数据读取处理;选择控制模块分别与缓存FIFO及第一缓存区电连接,用于根据需求控制波形显示处理模块通过缓存FIFO直接获取外部存储模块中的波形数据或者通过访问第一缓存区获取压缩/抽取处理后的波形数据;触发校正模块分别与选择控制模块和主控模块电连接,用于时间轴上和垂直方向上的数据校正处理。作为优选,波形处理模块还配置有两个寄存器:寄存器Ds和寄存器De,分别用于存储一帧波形数据的第一次读数的数据和最后一次读数的数据,用于在遇到需要进行触发校正或者所需求的不是一整帧波形数据时,为主控模块提供数据校正依据。本申请另一方面提供一种示波器垂直方向上快速精准读取数据的方法,包括以下步骤:步骤1,模数转换器ADC把模拟信号转换成数字信号,并依次通过ADC接口、降采样模块,将数据存入外部存储模块,同时波形处理模块对多个存储空间histogram_buf进行清零;步骤2,数据分布处理模块通过并行接口同时读取外部存储模块中的数据,通过多次读取将一帧波形数据读出,并将每个数据出现的次数送给各个数据对应的存储空间histogram_buf中进行存储;具体为:步骤2.1,数据分布处理模块通过多个数据接口同时读取外部存储模块中的数据,将读取的多个数据转换成各个数据接口对应的存储空间histogram_buf的读地址;步骤2.2,读取各个存储空间histogram_buf中上述地址中的内容并进行加1操作,然后再写回对应的各个存储空间histogram_buf中的地址,记录各个数据接口所读取的数据出现的次数;步骤2.3,重复执行步骤2.1和步骤2.2,直至读取完一帧波形数据。步骤3,当一帧波形数据读取结束后,主控模块读取各个存储空间histogram_buf中的数据。具体指:同时对各个存储空间histogram_buf从0地址开始到2n-1地址结束进行数据读取,对相同地址中的数据进行加法运算,然后将经过2n次运算得到的2n个结果送给主控模块。作为优选,步骤2还包括将一帧波形数据的第一次读数的数据和最后一次读数的数据分别存储于寄存器Ds和寄存器De,用于当遇到需要进行触发校正或者所需求的不是一整帧波形数据的情况,主控模块对步骤3得到的运算结果进行校正,去除起始位置里的无效数据和结束位置的多余数据。本申请的有益效果是:1.垂直方向上数据获取快速精准,不受限于主控模块是否拥有快速读数接口。2.当需要进行触发校正或者所需求的不是一整帧波形数据,可以根据寄存器Ds和De中存储的数据精确校正结果,得到和所需要完全对齐的数据。附图说明图1为现有技术中数字示波器的结构示意图;图2为本申请提供的一种示波器的结构示意图;图3为本申请提供的一种示波器垂直方向上快速精准读取数据的方法流程图;图4为本申请提供的数据分布处理示意图;图5为本申请提供的两个寄本文档来自技高网
...

【技术保护点】
一种示波器,包括主控模块(1),外部存储模块(2),模数转换器ADC(3)和波形处理模块(4);其特征在于:所述波形处理模块(4)包括:ADC接口(401),降采样模块(402),数据分布处理模块(406),第二缓存区(407);所述模数转换器ADC(3)把模拟信号转换成数字信号,并依次通过ADC接口(401)、降采样模块(402),将数据存入外部存储模块(2);所述数据分布处理模块(406)用于读取外部存储模块(2)中的数据,通过多次读取将一帧波形数据读出,并将每个数据出现的次数送给第二缓存区(407);所述主控模块(1)与第二缓存区(407)电连接,读取第二缓存区(407)中存储的经过分布处理后的数据用于垂直方向上的测量运算。

【技术特征摘要】
1.一种示波器,包括主控模块(1),外部存储模块(2),模数转换器ADC(3)和波形处理模块(4);其特征在于:所述波形处理模块(4)包括:ADC接口(401),降采样模块(402),数据分布处理模块(406),第二缓存区(407);所述模数转换器ADC(3)把模拟信号转换成数字信号,并依次通过ADC接口(401)、降采样模块(402),将数据存入外部存储模块(2);所述数据分布处理模块(406)用于读取外部存储模块(2)中的数据,通过多次读取将一帧波形数据读出,并将每个数据出现的次数送给第二缓存区(407);所述主控模块(1)与第二缓存区(407)电连接,读取第二缓存区(407)中存储的经过分布处理后的数据用于垂直方向上的测量运算。2.如权利要求1所述的一种示波器,其特征在于:所述数据分布处理模块(406)采用一个并行接口同时读取外部存储模块中存储的一帧波形的多个数据,并将每个数据出现的次数发送至第二缓存区。3.如权利要求2所述的一种示波器,其特征在于:所述第二缓存区(407)根据数据分布处理模块(406)所设并行接口的宽度划分为多个存储空间histogram_buf,并行接口的每一路端口对应一个存储空间histogram_buf,每个存储空间分配2n个地址空间,每个地址空间用于存储对应数值出现的次数,其中n为模数转换器ADC(3)的数据处理宽度。4.如权利要求3所...

【专利技术属性】
技术研发人员:周旭鑫郑文明李振军
申请(专利权)人:深圳市鼎阳科技有限公司
类型:新型
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1