一种GF乘法器、校验位生成装置、主控芯片及固态硬盘制造方法及图纸

本申请公开了一种GF乘法器、校验位生成装置、主控芯片及固态硬盘，上述GF乘法器包括：N组GF乘法单元；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取常量数据，第二输入端用于获取磁盘数据；每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。本申请在生成校验位Q的过程中，避免占用芯片存储单元，从而减少了芯片面积，降低了芯片功耗，由此提高了芯片的整体性能。

【技术实现步骤摘要】

本专利技术涉及数据存储
，特别涉及一种GF乘法器、校验位生成装置、主控芯片及固态硬盘。
技术介绍
RAID(即RedundantArraysofIndependentDisks，磁盘阵列)是一种由多个价钱较为便宜的磁盘组成的具有冗余能力的磁盘组。基于RAID6技术标准制备的磁盘阵列是一种带有两个独立分布式校验方案的独立数据磁盘，具有非常高的数据可靠性。具体的，RAID6技术要求生成校验位P和校验位Q，其中，校验位P可由异或运算得到，而校验位Q需要进行GF乘法运算(GF，即GaloisField，伽罗华域)之后再进行异或运算得到。其中，伽罗华域是一种有限循环域，域中的元素通过本原多项式产生。RAID6所对应的本原多项式是Q(x)＝x8+x4+x3+x2+1，通过该本原多项式，可以得到伽罗华域中的所有元素。在生成校验位Q的实际过程中，为了降低由于GF乘法运算所带来的复杂性，通常利用对数变换对GF乘法运算进行简化。即便如此，人们也需要将伽罗华域中元素对应的对数和反对数做成查找表，然后通过查找上述查找表以得到实际需要的数据。然而，上述查找表会占用芯片内大量的存储单元，导致芯片面积大量增加，芯片功耗也随之增大，由于需要经过对数和反对数等多级查找表才能得到最终结果，从而会大量降低芯片的性能。综上所述可以看出，如何在生成校验位Q的过程中，避免占用芯片存储单元，降低芯片功耗，以提高芯片的整体性能是目前亟待解决的问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种适用于RAID6的GF乘法器，实现了在生成校验位Q的过程中，避免占用芯片存储单元，降低芯片功耗的目的，从而提高了芯片的整体性能。另外，本专利技术还提供了一种校验位生成装置、主控芯片及固态硬盘。其具体方案如下：一种适用于RAID6的GF乘法器，包括N组GF乘法单元，N为正整数；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。优选的，所述GF乘法器包括16组GF乘法单元，通过所述16组GF乘法单元，等效地完成针对128个比特位的GF乘法运算。本专利技术还公开了一种适用于RAID6的校验位生成装置，包括前述的GF乘法器；还包括第一异或运算器、第二异或运算器和缓冲器；所述缓冲器包括Q缓冲区和P缓冲区；其中，所述GF乘法器的输入侧包括第一端口和第二端口；所述第一端口与每一组GF乘法单元的第一输入端连接，用于获取外界输入的常量数据；所述第二端口与每一组GF乘法单元的第二输入端连接，用于获取外界输入的磁盘数据；所述第一异或运算器的第一输入端与所述GF乘法器的输出侧连接；所述第一异或运算器的输出端与所述Q缓冲区连接，用于将输出的数据存储至所述Q缓冲区；所述第一异或运算器的第二输入端与所述Q缓冲区连接，用于获取所述Q缓冲区中最近一次存储的数据；所述第二异或运算器的第一输入端与所述GF乘法器的第二端口进行数据连接；所述第二异或运算器的输出端与所述P缓冲区连接，用于将输出的数据存储至所述P缓冲区；所述第二异或运算器的第二输入端与所述P缓冲区连接，用于获取所述P缓冲区中最近一次存储的数据；所述缓冲器，用于当RAID6控制器检测到当前磁盘ID操作完成时，将所述Q缓冲区中存储的Q校验位确定为最终的Q校验结果，并将所述Q校验结果发送至预设的磁盘Q区，以及将所述P缓冲区中存储的P校验位确定为最终的P校验结果，并将所述P校验结果发送至预设的磁盘P区。优选的，所述校验位生成装置还包括：P区监测模块，用于对所述磁盘P区进行实时监测，以确定所述磁盘P区中存储的P校验位是否遭到损坏。优选的，所述校验位生成装置还包括：第一触发模块，用于当所述P区监测模块监测到所述磁盘P区中存储的P校验位遭到损坏时，生成第一触发控制信号，以控制所述校验位生成装置重新生成相应的P校验位。优选的，所述校验位生成装置还包括：Q区监测模块，用于对所述磁盘Q区进行实时监测，以确定所述磁盘Q区中存储的Q校验位是否遭到损坏。优选的，所述校验位生成装置还包括：第二触发模块，用于当所述Q区监测模块监测到所述磁盘Q区中存储的Q校验位遭到损坏时，生成第二触发控制信号，以控制所述校验位生成装置重新生成相应的Q校验位。本专利技术还公开了一种适用于RAID6的主控芯片，包括前述的校验位生成装置。本专利技术还公开了一种固态硬盘，包括前述的主控芯片。本专利技术中，GF乘法器包括N组GF乘法单元；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。可见，本专利技术的每一组GF乘法单元中的每一个GF乘法单元是通过与门电路和异或门电路搭建起来的，并且，每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。也即，本专利技术只需利用简单的逻辑与运算和逻辑异或运算，便可等效地完成针对若干比特位的GF乘法运算，而无需进行查表操作，避免了占用芯片存储单元，从而减少了芯片面积，降低了芯片功耗，由此提高了芯片的整体性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实本文档来自技高网...

【技术保护点】
一种适用于RAID6的GF乘法器，其特征在于，包括N组GF乘法单元，N为正整数；每一组GF乘法单元均包括第一输入端和第二输入端，其中，第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF乘法单元均通过与门电路和异或门电路进行搭建；每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比特位的GF乘法运算。

【技术特征摘要】
1.一种适用于RAID6的GF乘法器，其特征在于，包括N组GF乘法单
元，N为正整数；每一组GF乘法单元均包括第一输入端和第二输入端，其中，
第一输入端用于获取外界输入的常量数据，第二输入端用于获取外界输入的
磁盘数据；并且，每一组GF乘法单元均包括8个GF乘法单元，每一个GF
乘法单元均通过与门电路和异或门电路进行搭建；
每一组GF乘法单元用于将GF乘法运算等效为逻辑与运算和异或运算，
通过逻辑与运算以及异或运算，对该组GF乘法单元的第一输入端获取到的常
量数据和第二输入端获取到的磁盘数据进行处理，以等效地完成针对8个比
特位的GF乘法运算。
2.根据权利要求1所述的适用于RAID6的GF乘法器，其特征在于，所
述GF乘法器包括16组GF乘法单元，通过所述16组GF乘法单元，等效地
完成针对128个比特位的GF乘法运算。
3.一种适用于RAID6的校验位生成装置，其特征在于，包括如权利要
求1所述的GF乘法器；还包括第一异或运算器、第二异或运算器和缓冲器；
所述缓冲器包括Q缓冲区和P缓冲区；其中，
所述GF乘法器的输入侧包括第一端口和第二端口；所述第一端口与每一
组GF乘法单元的第一输入端连接，用于获取外界输入的常量数据；所述第二
端口与每一组GF乘法单元的第二输入端连接，用于获取外界输入的磁盘数
据；
所述第一异或运算器的第一输入端与所述GF乘法器的输出侧连接；所述
第一异或运算器的输出端与所述Q缓冲区连接，用于将输出的数据存储至所
述Q缓冲区；所述第一异或运算器的第二输入端与所述Q缓冲区连接，用于
获取所述Q缓冲区中最近一次存储的数据；
所述第二异或运算器的第一输入端与所述GF乘法器的第二端口进行数
据连接；所述第二异或运算器的输出端与...

【专利技术属性】
技术研发人员：廖红辉，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11