亚稳态消除电路及其设备制造技术

本实用新型专利技术涉及一种亚稳态消除电路及其设备。亚稳态消除电路包括：动态锁存比较器、比较器输出判断电路、异步时钟产生电路、亚稳态判断电路和动态电荷注入电路，亚稳态判断电路在设定时间内检测所接收的比较器输出判断电路信号的比较结果，并仅在显示出比较器输出判断电路的信号没有差异的情况下允许动态电荷注入电路向电路中注入相应的电荷以消除电路的亚稳态。本实用新型专利技术通过允许动态电荷注入电路向电路中注入电荷以消除亚稳态，使得电路更加稳定，而且该电路具有低功耗的优点。

【技术实现步骤摘要】

本技术涉及微电子技术设计领域，具体而言，本技术涉及亚稳态消除电路及其设备。
技术介绍
现有的模数转化器是模拟信号和数字信号之间的重要接口。随着现代网络的发展，具有低功耗、小体积、中等分辨率以及中高等采样率的模数转化器的需求越来越大。由于逐次逼近型模数转换器在功耗、面积、精度、速度、成本等方面优良的表现性能，而被广泛应用。现有的逐次逼近型模数转换器发展的瓶颈主要表现在：逐次逼近型模数转换器中的亚稳态现象。对于高分辨率的逐次逼近型模数转换器，当比较器的输入电压信号过于微弱，此时比较器的输入电压信号非常接近，导致比较器不能快速的判断出其输入电压信号的大小，因而更容易发生亚稳态现象。
技术实现思路
本技术实施例在于提供一种亚稳态消除电路及其设备，该亚稳态消除电路通过亚稳态判断电路在设定时间内检测信号的比较结果，并仅在显示出相应的信号没有显著差异的情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。第一方面，本技术提供了一种亚稳态消除电路，所述电路包括：动态锁存比较器、比较器输出判断电路、异步时钟产生电路、亚稳态判断电路和动态电荷注入电路，异步时钟产生电路产生动态锁存比较器的异步时钟控制信号；亚稳态判断电路在设定时间内检测所接收的比较器输出判断电路的信号的比较结果，并仅在显示出比较器输出判断电路的信号没有显著差异的情况下允许动态电荷注入电路向电路中注入相应的电荷以消除电路的亚稳态。优选的，动态电荷注入电路包括：开关和电流源，开关的一端与电流源相连接，开关的另一端与动态锁存比较器的输入端相连接，电流源的另一端与电路的电源端相连接。优选的，亚稳态判断电路被触发时，控制动态电荷注入电路的接通，使得动态电荷注入电路对动态锁存比较器的锁存级放电，以使比较器输出判断电路产生相应的脉冲信号；或者，亚稳态判断电路无输出时，动态电荷注入电路关闭，使得外界电源对动态电荷注入电路进行充电，以准备下一次动态电荷注入电路的放电过程。优选的，动态锁存比较器包括动态预放大级和锁存级；动态预放大级实现对电路的输入电压信号进行预放大处理的过程，以生成放大的电压信号并输出；锁存级对放大的电压信号进行电压信号比较处理的过程，以生成相应的有效信号并输出，其中，动态预放大级的输出端与锁存级的输入端相连接。优选的，亚稳态判断电路设定与设定时间相对应的动态电荷注入所需的触发脉冲阈值。优选的，亚稳态判断电路设定与动态电荷注入电路相对应的电流源。优选的，所述电路还包括逐次逼近逻辑，逐次逼近逻辑设定与开关电容数模转换器相对应的控制逻辑。优选的，采用与非门的形式产生比较器输出判断电路信号的比较结果并输出。第二方面，本技术实施例提供了亚稳态消除电路的设备，包括如第一方面所述的任一电路。本技术实施例提供了亚稳态消除电路及其设备，该亚稳态消除电路通过亚稳态判断电路在设定时间内检测信号的比较结果，并仅在显示出相应的信号没有显著差异的情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。附图说明图1是本技术的基于反馈环路动态电荷注入的亚稳态消除电路的总体原理框图；图2是本技术的基于反馈环路动态电荷注入的亚稳态消除电路的另一优化结构框图；图3是本技术的基于反馈环路动态电荷注入的亚稳态消除电路的又一优化结构框图；图4是本技术实施例提供的亚稳态消除电路的时序图。具体实施方式下面通过附图和实施例，对本技术的技术方案做进一步的详细描述。如图1所示，为本技术的基于反馈环路动态电荷注入的亚稳态消除电路的总体原理框图。图1中图示为：101、开关电容数模转换器，102、动态锁存比较器，其中，102a为动态锁存比较器的动态预放大级，102b为动态锁存比较器的锁存级，103、比较器输出判断电路，104、异步时钟产生电路，105、亚稳态判断电路，106、逐次逼近逻辑，107、动态电荷注入电路。开关电容式数模转换器101输入端接收差分输入信号，完成对输入信号的采样，并由逐次逼近逻辑106控制产生输出信号，以及将所产生的输出信号连接至动态锁存比较器102。动态锁存比较器102包括：动态预放大级102a和锁存级102b，其中动态预放大级102a的两个输出端分别接锁存级102b的两个输入端，动态预放大级102a用于实现对输入电压信号的预放大，然后由锁存级102b通过正反馈处理过程以产生相应的输出结果，输出结果反映出对应的输入电压信号的比较过程。比较器输出判断电路103包括：其两个输入端分别接动态锁存比较器102的两个输出端，并根据动态锁存比较器102的输出结果Q和QB产生Valid信号，其中，Valid信号用于反映比较器输出判断电路信号的比较结果。当Valid信号的数值为1时，表示相应的信号(输出结果Q和QB)有显著差异，反之，当Valid信号的数值为0时，表示相应的信号(输出结果Q和QB)没有显著差异。逐次逼近逻辑106的输入端接比较器输出判断电路103的输出端，从而接收到相应的Valid信号，进而产生控制开关电容数模转换器1的控制逻辑。异步时钟产生电路104的输入端与比较器输出判断电路103的输出端和逐次逼近逻辑106的输出端相接，用来产生动态锁存比较器102的异步时钟控制信号Latch。亚稳态判断电路105的输入端接比较器输出判断电路103的输出端，从而接收到相应的Valid，用来产生动态电荷注入触发脉冲。动态电荷注入电路107包括：开关S1和电流源I1，S1的一端接电流源I1，另一端接到动态锁存比较器102的一个输入端OP，由亚稳态判断电路105控制动态电荷注入电路107的状态，电流源I1的另一端接与电源VDD相连接。需要进一步说明的是，在本技术实施例所提供的亚稳态消除电路中，通过采用与非门的形式产生比较器输出判断电路信号的比较结果并输出。即，Valid信号等于Q与QB与非，具体地，在比较器复位期间，Q为“1”，QB为“1”，则相应的，经过与非门，“1”与“1”的与非为“0”，经过与非门产生的Valid信号的数值为0；在比较器比较期间，Q为“1”、QB为“0”，或者，Q为“0”、QB为“1”；则相应的，经过与非门，“1”与“0”的与非为“1”，经过与非门产生的Valid信号的数值为1。这样，当Valid信号的数值为1时，表示相应的信号有显著差异，即，输出结果Q和输出结果QB有显著差异，反之，当Valid信号的数值为0时，表示相应的信号没有显著差异，即输出结果Q和输出结果QB没有显著差异。这样，就可以通过分析亚稳态判断电路在设定时间内检测信号的比较结果，并仅在比较结果显示出相应的信号没有显著差异的情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。通过如图1所示的亚稳态消除电路的总体原理框图，可以看出：通过分析亚稳态判断电路在设定时间内检测信号的比较结果，并仅在比较结果显示出相应的信号没有显著差异的情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。进一步地，本技术的亚稳态消除电路是基于反馈环路动态电荷注入的异步逐次逼近模数转换器亚稳态的消除电路。其中，动态锁存比较器102、比较器输出判断电路103、异步时钟产生电路104、亚稳态判断电路105以及动态本文档来自技高网...

【技术保护点】
一种亚稳态消除电路，其特征在于，包括：动态锁存比较器、比较器输出判断电路、异步时钟产生电路、亚稳态判断电路和动态电荷注入电路，所述异步时钟产生电路产生所述动态锁存比较器的异步时钟控制信号；所述亚稳态判断电路在设定时间内检测所接收的所述比较器输出判断电路的信号的比较结果，并仅在显示出所述比较器输出判断电路的信号没有显著差异的情况下允许所述动态电荷注入电路向所述电路中注入相应的电荷以消除所述电路的亚稳态。

【技术特征摘要】
1.一种亚稳态消除电路，其特征在于，包括：动态锁存比较器、比较器输出判断电路、异步时钟产生电路、亚稳态判断电路和动态电荷注入电路，所述异步时钟产生电路产生所述动态锁存比较器的异步时钟控制信号；所述亚稳态判断电路在设定时间内检测所接收的所述比较器输出判断电路的信号的比较结果，并仅在显示出所述比较器输出判断电路的信号没有显著差异的情况下允许所述动态电荷注入电路向所述电路中注入相应的电荷以消除所述电路的亚稳态。2.根据权利要求1所述的亚稳态消除电路，其特征在于，所述动态电荷注入电路包括：开关和电流源，所述开关的一端与所述电流源相连接，所述开关的另一端与所述动态锁存比较器的输入端相连接，所述电流源的另一端与所述电路的电源端相连接。3.根据权利要求1或2所述的亚稳态消除电路，其特征在于，所述亚稳态判断电路被触发时，控制所述动态电荷注入电路的接通，使得所述动态电荷注入电路对所述动态锁存比较器的锁存级放电，以使所述比较器输出判断电路产生相应的脉冲信号；或者，所述亚稳态判断电路无输出时，所述动态电荷注入电路关闭，使得外界电源对所述动态电荷注入电路进行...

【专利技术属性】
技术研发人员：曹淑新，张莉莉，
申请(专利权)人：英特格灵芯片天津有限公司，
类型：新型
国别省市：天津;12