金属栅极结构及其制备方法技术

本发明专利技术涉及金属栅极及其制备方法，包括：提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次位于所述半导体衬底的表面上的栅介质层、第一多晶硅层和非晶硅层；在所述伪栅极的周围形成侧墙；对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；在所述沟槽中填充金属层。本发明专利技术中，非晶硅层转化过程中，由于热膨胀使得第二多晶硅层的宽度大于第一多晶硅层的宽度，去除第一多晶硅层和第二多晶硅层后，形成上宽下窄的沟槽，沟槽中能够完全填充金属层，提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，尤其涉及一种金属栅极结构及其制备方法。
技术介绍
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(highkmetalgate)工艺成为主流，尤其是28nm以下工艺结点。现在通常采用的HKMG工艺都是gatelast，金属栅极(metalgate)的形成过程一般为：在衬底上形成伪栅极、源极、漏极、侧墙等结构，然后去除伪栅极，形成沟槽，接着，采用高k介质层、功函数调节层及金属层填充因移除伪栅极的部分而产生的沟槽，以形成金属栅极。然而，沟槽的深宽比较大，使得金属层不能完全填充沟槽，影响器件性能。
技术实现思路
本专利技术的目的在于提供金属栅极的制备方法，解决现有技术中金属层难以完全填充的技术问题。为解决上述技术问题，本专利技术提供一种金属栅极的制备方法，包括：提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次位于所述半导体衬底的表面上的栅介质层、第一多晶硅层和非晶硅层；在所述伪栅极的周围形成侧墙；对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；在所述沟槽中填充金属层。可选的，形成所述伪栅极的步骤包括：依次在所述半导体衬底的表面上形成所述栅介质层、所述第一多晶硅层及所述非晶硅层；选择性刻蚀所述非晶硅层、所述第一多晶硅层及所述栅介质层，形成所述伪栅极。可选的，形成所述第一多晶硅层和所述非晶硅层的步骤包括：在所述栅介质层上形成多晶硅膜层；对所述多晶硅膜层进行离子注入工艺，使得表面的多晶硅膜层形成所述非晶硅层，剩余的多晶硅膜层形成所述第一多晶硅层。可选的，对所述多晶硅膜层的表面进行锗离子或砷离子注入。可选的，进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3。可选的，所述非晶硅层的厚度小于所述第一多晶硅层的厚度。可选的，采用化学气相沉积工艺在所述第一多晶硅层上形成所述非晶硅层。可选的，所述第一多晶硅层的厚度为50nm～100nm，所述第二多晶硅层的厚度为20nm～60nm。可选的，所述沟槽的上部宽度比所述沟槽的下部宽度宽10％～50％。可选的，还包括：对所述侧墙两侧的半导体衬底进行离子注入工艺，形成源漏极；沉积介电层，所述介电层覆盖所述半导体衬底及所述侧墙，并暴露出所述第二多晶硅层。相应的，本专利技术还提供一种上述金属栅极制备方法形成的金属栅极结构，包括：半导体衬底；位于所述半导体衬底表面的栅介质层及宽下窄的金属层；围绕所述栅介质层及所述金属层周围的侧墙。与现有技术相比，本专利技术提供的金属栅极及其制备方法中，在第一多晶硅层上形成非晶硅层，并采用热退火工艺处理非晶硅层，使得非晶硅层转化为第二多晶硅层，第二多晶硅层由于热膨胀，使得第二多晶硅层的宽度大于第一多晶硅层的宽度，从而去除第一多晶硅层和第二多晶硅层之后，形成上宽下窄的沟槽，降低金属层填充的难度，使得沟槽中能够完全填充金属层，提高器件的性能。附图说明图1为本专利技术一实施例中金属栅极制备方法的流程图；图2为本专利技术一实施例中形成栅介质层的结构示意图；图3为本专利技术一实施例中形成多晶硅膜层的结构示意图；图4为本专利技术一实施例中形成第一多晶硅层及非晶硅层的结构示意图；图5为本专利技术一实施例中形成伪栅极及侧墙的结构示意图；图6为本专利技术一实施例中形成第二多晶硅层的的结构示意图；图7为本专利技术一实施例中形成介电层的结构示意图；图8为本专利技术一实施例中形成沟槽的结构示意图；图9为本专利技术一实施例中填充金属层的结构示意图。具体实施方式下面将结合示意图对本专利技术的金属栅极及其制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供的金属栅极及其制备方法中，在第一多晶硅层上形成非晶硅层，并采用热退火工艺处理非晶硅层，使得非晶硅层转化为第二多晶硅层，第二多晶硅层由于热膨胀，使得第二多晶硅层的宽度大于第一多晶硅层的宽度，从而去除第一多晶硅层和第二多晶硅层之后，形成上宽下窄的沟槽，降低金属层填充的难度，使得沟槽中能够完全填充金属层，提高器件的性能。下文结合附图对本专利技术的金属栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图9为各步骤对应的结构示意图，具体的，金属栅极的制备方法包括如下步骤：首先，执行步骤S1，参考图2所示，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构，在部分所述半导体衬底100的表面上形成伪栅极，所述伪栅极包括依次层叠于半导体衬底表面的栅介质层、第一多晶硅层及非晶硅层。继续参考图2所示，先在所述半导体衬底100的表面形成栅介质层120，接着，在所述栅介质层120上形成第一多晶硅层和非晶硅层。本实施例中形成所述第一多晶硅层和所述非晶硅层的包括如下子步骤：子步骤S11，参考图3所示，在所述栅介质层120的表面上形成多晶硅膜层130’，其中，采用化学气相沉积工艺形成多晶硅膜层130’，所述多晶硅膜层130’的厚度为20nm～200nm；子步骤S12，参考图4所示，对所述多晶硅膜,130’进行离子注入工艺，使得多晶硅膜层130’表面的形成所述非晶硅层140，剩余的多晶硅膜层130’形成所述第一多晶硅层130。本实施例中，对所述多晶硅膜层130’的表面进行锗离子(Ge)或砷离子(As)注入，且进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3，例如，离子注入的浓度为1013原子个数/cm3、1015原子个数/cm3。此外，本专利技术中，所述非晶硅层140的厚度小于所述第一多晶硅层130的厚度，例如，所述第一多晶硅层130的厚度为50nm～100nm，所述第二多晶硅层140的厚度为20nm～60nm，控制形成的第二多晶硅层的厚度，从而控制沟槽的宽度。当然，本领域技术人员应当理解的是，本专利技术中并不限于采用离子注入的方法形成所述非晶硅层，在本专利技术的其他实施例中，还可以采用化学气相沉积工艺直接在所述第一多晶硅层130上形成所述非晶硅层140，从而直接形成图4中所示的结构。之后，在所述非晶硅层140上形成图案本文档来自技高网...

【技术保护点】
一种金属栅极的制备方法，其特征在于，包括：提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次层叠于所述半导体衬底表面上的栅介质层、第一多晶硅层和非晶硅层；在所述伪栅极的周围形成侧墙；对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；在所述沟槽中填充金属层。

【技术特征摘要】
1.一种金属栅极的制备方法，其特征在于，包括：提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次层叠于所述半导体衬底表面上的栅介质层、第一多晶硅层和非晶硅层；在所述伪栅极的周围形成侧墙；对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；在所述沟槽中填充金属层。2.如权利要求1所述的金属栅极的制备方法，其特征在于，形成所述伪栅极的步骤包括：依次在所述半导体衬底的表面上形成所述栅介质层、所述第一多晶硅层及所述非晶硅层；选择性刻蚀所述非晶硅层、所述第一多晶硅层及所述栅介质层，形成所述伪栅极。3.如权利要求1或2所述的金属栅极的制备方法，其特征在于，形成所述第一多晶硅层和所述非晶硅层的步骤包括：在所述栅介质层上形成多晶硅膜层；对所述多晶硅膜层进行离子注入工艺，使得表面的多晶硅膜层形成所述非晶硅层，剩余的多晶硅膜层形成所述第一多晶硅层。4.如权利要求3所述的金属栅极的制备方法，其特征在于，对所述多晶硅膜层的表面进行锗离子或砷离...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31