一种E1链路相位抖动的检测方法及系统技术方案

本发明专利技术公开了一种E1链路相位抖动的检测方法及系统，方法包括对输入码流处理得到NRZ+信号和NRZ‑信号；将其恢复为带抖动的时钟信号；对带抖动的时钟信号进行采样，得到采集数据；对采集数据进行抖动检测，得到检测结果并输出。系统包括输入码流处理单元、抖动信号恢复单元、数据采集单元和抖动检测单元。本发明专利技术通过分析一个时钟周期的计数值计算出时钟的偏移量，进而分析出时钟的相位偏移值，并通过分析处理，快速计算出检测结果，而且本发明专利技术运用FGPA模块和DSP模块的高速处理特性，实现对抖动信号的高速采集和高速传输，并结合以基于周期计数的方法，有效实现了E1链路时钟信号相位抖动的检测。本发明专利技术可广泛应用于通信领域中。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种E1链路相位抖动的检测方法及系统。
技术介绍
在数字通信系统，一个数字信号的有效瞬间相对于其理想参考时间位置短期的、非积累性的偏离，称之为抖动，抖动也可以理解为数字信号的相位调制或频率调制，因此也称为相位抖动。IUT-TG.823建议将高于10Hz的相位变化定义为抖动，低于10Hz的定义为漂移。抖动损伤是数字传输的重要损伤之一，会直接影响数字信号的再生判决，导致误码率增大，因此如何快速而精确地进行抖动检测变得至关重要。传统的相位抖动检测手段，大都依赖于抖动的数学模型，以传统的思维设计相关的电路和算法，为了提高检测精度，往往通过电路和算法的复杂化来实现，使得相位抖动检测产品的价格都非常昂贵。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种能高速处理，且实现简单的一种E1链路相位抖动的检测方法及系统。本专利技术所采取的技术方案是：一种E1链路相位抖动的检测方法，包括以下步骤：将E1链路上的码流输入到E1接口芯片进行处理，得到NRZ+信号和NRZ-信号；将NRZ+信号和NRZ-信号传输至FPGA模块，并将其恢复为带抖动的时钟信号；FPGA模块对带抖动的时钟信号进行采样，得到采集数据；通过DSP模块对采集数据进行抖动检测，得到检测结果并输出。作为所述的一种E1链路相位抖动的检测方法的进一步改进，所述的FPGA模块对带抖动的时钟信号进行采样，得到采集数据，这一步骤包括：FPGA模块对晶振输入的时钟信号进行分频，得到高精度时钟信号；将高精度时钟信号作为采样时钟，在各个带抖动的时钟信号周期内，对高精度时钟信号进行计数，得到对应各个周期的计数值，并将其存储至FPGA的片内存储单元中，得到采样数据。作为所述的一种E1链路相位抖动的检测方法的进一步改进，所述的通过DSP模块对采集数据进行抖动检测，得到检测结果并输出，这一步骤包括：当一帧数据采样完毕时，FPGA模块对DSP模块发出一个中断信号；所述DSP模块接收到中断信号后，将采样数据从FPGA模块读取至DSP模块的缓存单元中；根据采样数据，计算每个时刻的相位抖动值，得到相位抖动数据；对相位抖动数据进行滤波处理，并根据处理后的相位抖动数据，计算得出时钟抖动频率和时钟抖动幅度，即检测结果，并将其输出至外部。作为所述的一种E1链路相位抖动的检测方法的进一步改进，所述的相位抖动值的计算方式为：当前时刻的相位抖动值=上一时刻的相位抖动值+当前时刻的瞬时相位偏移量；其中，当前时刻的瞬时相位偏移量=当前时刻的计数值-基准计数值；基准计数值=高精度时钟信号的频率/2.048MHz时钟信号的频率。本专利技术所采用的另一技术方案是：一种E1链路相位抖动的检测系统，包括：输入码流处理单元，用于将E1链路上的码流输入到E1接口芯片进行处理，得到NRZ+信号和NRZ-信号；抖动信号恢复单元，用于将NRZ+信号和NRZ-信号传输至FPGA模块，并将其恢复为带抖动的时钟信号；数据采集单元，用于FPGA模块对带抖动的时钟信号进行采样，得到采集数据；抖动检测单元，用于通过DSP模块对采集数据进行抖动检测，得到检测结果并输出。作为所述的一种E1链路相位抖动的检测系统的进一步改进，所述数据采集单元包括：分频单元，用于FPGA模块对晶振输入的时钟信号进行分频，得到高精度时钟信号；采样计数单元，用于将高精度时钟信号作为采样时钟，在各个带抖动的时钟信号周期内，对高精度时钟信号进行计数，得到对应各个周期的计数值，并将其存储至FPGA的片内存储单元中，得到采样数据。作为所述的一种E1链路相位抖动的检测系统的进一步改进，所述抖动检测单元包括：中断单元，用于当一帧数据采样完毕时，FPGA模块对DSP模块发出一个中断信号；数据读取单元，用于所述DSP模块接收到中断信号后，将采样数据从FPGA模块读取至DSP模块的缓存单元中；抖动计算单元，用于根据采样数据，计算每个时刻的相位抖动值，得到相位抖动数据；检测结果计算单元，用于对相位抖动数据进行滤波处理，并根据处理后的相位抖动数据，计算得出时钟抖动频率和时钟抖动幅度，即检测结果，并将其输出至外部。作为所述的一种E1链路相位抖动的检测系统的进一步改进，所述的相位抖动值的计算方式为：当前时刻的相位抖动值=上一时刻的相位抖动值+当前时刻的瞬时相位偏移量；其中，当前时刻的瞬时相位偏移量=当前时刻的计数值-基准计数值；基准计数值=高精度时钟信号的频率/2.048MHz时钟信号的频率。本专利技术的有益效果是：本专利技术一种E1链路相位抖动的检测方法及系统通过分析一个时钟周期的计数值计算出时钟的偏移量，进而分析出时钟的相位偏移值，并通过分析处理，快速计算出检测结果，而且本专利技术运用FGPA模块和DSP模块的高速处理特性，实现对抖动信号的高速采集和高速传输，并结合以基于周期计数的方法，有效实现了E1链路时钟信号相位抖动的检测。附图说明下面结合附图对本专利技术的具体实施方式作进一步说明：图1是本专利技术一种E1链路相位抖动的检测方法的步骤流程图；图2是本专利技术一种E1链路相位抖动的检测方法中数据采集的步骤流程图；图3是本专利技术一种E1链路相位抖动的检测方法中抖动检测的步骤流程图；图4是本专利技术一种E1链路相位抖动的检测系统的模块方框图。具体实施方式参考图1，本专利技术一种E1链路相位抖动的检测方法，包括以下步骤：将E1链路上的码流输入到E1接口芯片进行处理，得到NRZ+信号和NRZ-信号；将NRZ+信号和NRZ-信号传输至FPGA模块，并将其恢复为带抖动的时钟信号；FPGA模块对带抖动的时钟信号进行采样，得到采集数据；通过DSP模块对采集数据进行抖动检测，得到检测结果并输出。参考图2，进一步作为优选的实施方式，所述的FPGA模块对带抖动的时钟信号进行采样，得到采集数据，这一步骤包括：FPGA模块对晶振输入的时钟信号进行分频，得到高精度时钟信号；将高精度时钟信号作为采样时钟，在各个带抖动的时钟信号周期内，对高精度时钟信号进行计数，得到对应各个周期的计数值，并将其存储至FPGA的片内存储单元中，得到采样数据。参考图3，进一步作为优选的实施方式，所述的通过DSP模块对采集数据进行抖动检测，得到检测结果并输出，这一步骤包括：当一帧数据采样完毕时，FPGA模块对DSP模块发出一个中断信号；所述DSP模块接收到中断信号后，将采样数据从FPGA模块读取至DSP模块的缓存单元中；根据采样数据，计算每个时刻的相位抖动值，得到相位抖动数据；对相位抖动数据进行滤波处理，并根据处理后的相位抖动数据，计算得出时钟抖动频率和时钟抖动幅度，即检测结果，并将其输出至外部。进一步作为优选的实施方式，所述的相位抖动值的计算方式为：当前时刻的相位抖动值=上一时刻的相位抖动值+当前时刻的瞬时相位偏移量；其中，当前时刻的瞬时相位偏移量=当前时刻的计数值-基准计数值；基准计数值=高精度时钟信号的频率/2.048MHz时钟信号的频率。本专利技术实施例中，带抖动的时钟信号的频率为2.048MHz，晶振输入的时钟信号频率为16.384MHz，则分频后的高精度时钟信号的频率为131.072MHz，基准计数值=131.072/2.048=64，则具体实施例如下：S1、E1链路上的2.048Mbit/s输入码流，经过E1接本文档来自技高网...

【技术保护点】
一种E1链路相位抖动的检测方法，其特征在于，包括以下步骤：将E1链路上的码流输入到E1接口芯片进行处理，得到NRZ+信号和NRZ‑信号；将NRZ+信号和NRZ‑信号传输至FPGA模块，并将其恢复为带抖动的时钟信号；FPGA模块对带抖动的时钟信号进行采样，得到采集数据；通过DSP模块对采集数据进行抖动检测，得到检测结果并输出。

【技术特征摘要】
1.一种E1链路相位抖动的检测方法，其特征在于，包括以下步骤：将E1链路上的码流输入到E1接口芯片进行处理，得到NRZ+信号和NRZ-信号；将NRZ+信号和NRZ-信号传输至FPGA模块，并将其恢复为带抖动的时钟信号；FPGA模块对带抖动的时钟信号进行采样，得到采集数据；通过DSP模块对采集数据进行抖动检测，得到检测结果并输出。2.根据权利要求1所述的一种E1链路相位抖动的检测方法，其特征在于：所述的FPGA模块对带抖动的时钟信号进行采样，得到采集数据，这一步骤包括：FPGA模块对晶振输入的时钟信号进行分频，得到高精度时钟信号；将高精度时钟信号作为采样时钟，在各个带抖动的时钟信号周期内，对高精度时钟信号进行计数，得到对应各个周期的计数值，并将其存储至FPGA的片内存储单元中，得到采样数据。3.根据权利要求1所述的一种E1链路相位抖动的检测方法，其特征在于：所述的通过DSP模块对采集数据进行抖动检测，得到检测结果并输出，这一步骤包括：当一帧数据采样完毕时，FPGA模块对DSP模块发出一个中断信号；所述DSP模块接收到中断信号后，将采样数据从FPGA模块读取至DSP模块的缓存单元中；根据采样数据，计算每个时刻的相位抖动值，得到相位抖动数据；对相位抖动数据进行滤波处理，并根据处理后的相位抖动数据，计算得出时钟抖动频率和时钟抖动幅度，即检测结果，并将其输出至外部。4.根据权利要求3所述的一种E1链路相位抖动的检测方法，其特征在于：所述的相位抖动值的计算方式为：当前时刻的相位抖动值=上一时刻的相位抖动值+当前时刻的瞬时相位偏移量；其中，当前时刻的瞬时相位偏移量=当前时刻的计数值-基准计数值；基准计数值=高精度时钟信号的频率/2.048MHz时钟信号的频率。5.一种E1链路相位抖动的检测系统...

【专利技术属性】
技术研发人员：甘智全，韦国英，黄双，
申请(专利权)人：柳州达迪通信技术股份有限公司，广州蓝码信息科技有限公司，
类型：发明
国别省市：广西;45