具有晶体管单元和辅助单元的可减饱和的半导体器件制造技术

提供了具有晶体管单元和辅助单元的可减饱和的半导体器件。一种半导体器件（500）包括晶体管单元（TC），其当施加到栅电极（155）的栅电压超过第一阈值电压（Vthn）时将第一负载电极（310）与漂移结构（120）连接，漂移结构（120）与本体区（115）形成第一pn结（pn1）。在第一负载电极（310）的垂直投影中并且与第一负载电极（310）电连接的第一辅助单元（AC1）配置为至少在第一pn结（pn1）的正向偏置模式中将电荷载流子注入到漂移结构（120）中。第二辅助单元（AC2）配置为当在第一pn结（pn1）的正向偏置模式中栅电压低于比第一阈值电压（Vthn）低的第二阈值电压（Vthp）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过第二阈值电压（Vthp）时以低发射极效率将电荷载流子注入到漂移结构（120）中。

【技术实现步骤摘要】

技术介绍
在诸如MCD（MOS控制二极管）和RC-IGBT（反向导电绝缘栅双极型晶体管）的包括晶体管单元和二极管功能性二者的半导体器件中，移动电荷载流子沿正向偏置pn结涌入半导体区域并且形成密集电荷载流子等离子体，从而导致二极管的低正向电阻。当关注的pn结整流由此从正向偏置改变到反向偏置时，反向恢复电流移除电荷载流子等离子体。反向恢复电流对半导体器件的动态切换损失有贡献。典型地，在pn结从正向偏置改变到反向偏置之前的减饱和时间段，栅控MOS沟道减弱电荷载流子等离子体以便减少动态切换损失。减饱和时间段的结束与整流的开始之间的安全时间段确保半导体器件在整流开始之前处于具有关闭的MOS沟道的闭塞模式中。在安全时间段期间，电荷载流子等离子体部分地恢复并且阻挠于某种程度的减饱和机制。期望的是改进包括晶体管单元以及二极管功能性的半导体器件的切换特性。
技术实现思路
利用独立权利要求的主题来实现目的。从属权利要求涉及进一步的实施例。根据实施例，一种半导体器件包括晶体管单元，配置为当施加到栅电极的栅电压超过第一阈值电压时将第一负载电极与漂移结构连接，漂移结构与本体区形成第一pn结。在第一负载电极的垂直投影中并且与第一负载电极电连接的第一辅助单元配置为至少在第一pn结的正向偏置模式中将电荷载流子注入到漂移结构中。第二辅助单元配置为当在第一pn结的正向偏置模式中栅电压低于比第一阈值电压低的第二阈值电压时以高发射极效率将电荷载流子注入到漂移结构中，并且当栅电压超过第二阈值电压时以低发射极效率将电荷载流子注入到漂移结构中。根据实施例，一种半导体器件包括半导体本体，其包括漂移结构和形成在栅结构之间从半导体本体的第一表面延伸到漂移结构中的单元台面。单元台面包括瓶颈区段和在瓶颈区段与第一表面之间的宽区段，其中宽区段比瓶颈区段的窄部分更宽。晶体管单元包括与漂移结构形成第一pn结和与源区形成第二pn结的本体区。第一辅助单元平行地电连接到晶体管单元，并且第二辅助单元平行地电连接到晶体管单元，其中第一辅助单元中的瓶颈区段的窄部分比第二辅助单元中的瓶颈区段的窄部分更宽。在阅读以下详细描述并观看附图时，本领域技术人员将认识到附加特征和优点。附图说明附图被包括来提供对本专利技术的进一步理解并且合并在本说明书中并构成本说明书的一部分。这些图图示了本专利技术的实施例并且与描述一起用来解释本专利技术的原理。本专利技术的其他实施例和意图的优点将是容易意识到的，因为通过参考以下详细描述它们变得更好理解。图1A组合了根据实施例的具有晶体管单元、第一辅助单元和第二辅助单元的半导体器件的部分的示意性垂直横截面视图。图1B是图示了用于讨论实施例的效果的图1A的晶体管单元、第一辅助单元和第二辅助单元的特性的示意图。图1C是图示了操作图1A的半导体器件的方法的示意性时序图。图2A是根据涉及RC-IGBT的实施例的半导体器件的一部分的示意性垂直横截面视图。图2B是根据涉及MCD的实施例的半导体器件的一部分的示意性垂直横截面视图。图3A是根据具有均匀分布的第一辅助单元的实施例的RC-IGBT的示意性水平横截面视图。图3B是根据具有布置在二极管区域中心的第一辅助单元的实施例的RC-IGBT的示意性水平横截面视图。图3C是根据具有布置在引导区域（pilotregion）中心的一个或多个第一辅助单元的实施例的RC-IGBT的示意性水平横截面视图，所述引导区域被双极区域围绕。图3D是根据具有布置在引导区域的外围部分中的辅助单元的实施例的RC-IGBT的示意性水平横截面视图，所述引导区域被双极区域围绕。图4是用于图示根据涉及宽集电极沟道的实施例的辅助单元的布置的RC-IGBT的示意性垂直横截面视图。图5A是根据涉及由阻挡层结构中的开口限定的辅助单元的实施例的RC-IGBT的一部分的示意性水平横截面视图。图5B是图5A的半导体器件部分沿线B-B的垂直横截面的示意性平面投影。图5C是图5A的半导体器件部分沿线C-C的示意性垂直横截面视图。图6A是根据涉及由具有局部减弱部分的阻挡层结构限定的辅助单元的实施例的沿纵向台面轴的RC-IGBT的一部分的示意性垂直横截面视图。图6B是根据涉及由单元台面宽度的变化限定的辅助单元的实施例的RC-IGBT的一部分的示意性水平横截面视图。图6C是根据涉及限定在不同宽度的台面中的辅助单元的实施例的RC-IGBT的一部分的示意性水平横截面视图。图7A是根据涉及由局部加宽的单元台面限定的辅助单元的另一实施例的RC-IGBT的一部分的示意性水平横截面视图。图7B是图7A的半导体器件部分沿线B-B的垂直横截面的示意性平面投影。图7C是图7A的半导体器件部分沿线C-C的示意性垂直横截面视图。图7D是根据涉及在宽单元台面中的第一辅助单元和在窄单元台面中的第二辅助单元的另一实施例的RC-IGBT的一部分的示意性水平横截面视图。图8A是用于图示实施例的效果的具有基于包括瓶颈区段的单元台面的注入单元的半导体器件的一部分的示意性垂直横截面视图。图8B是绘制相对于瓶颈区段的窄部分的不同垂直延伸的栅电压的图8A的注入单元的存储电荷QF和集电极到发射极电压VCE的示意图。图8C详细示出了图8B的图的在0V的栅电压附近的区段。图9A组合了根据涉及间位（meta）单元的实施例的半导体器件的部分的示意性垂直横截面视图。图9B是用于图示图9A中的间位单元的效果的示意图。图10A是根据关于具有间位单元的RC-IGBT的实施例的半导体器件的一部分的示意性水平横截面视图。图10B是图10A的半导体器件部分沿线B-B的垂直横截面的示意性平面投影。图10C是图10A的半导体器件部分沿线C-C的示意性垂直横截面视图。图11是根据将阻挡层结构与瓶状栅结构组合的实施例的半导体器件的垂直横截面的示意性平面投影。具体实施方式在以下详细描述中，参考形成其一部分的附图，并且在附图中作为说明示出了其中可以实践本专利技术的特定实施例。应理解的是，可以利用其他实施例，并且可以在不偏离本专利技术的范围的情况下做出结构或逻辑的改变。例如，针对一个实施例说明或描述的特征可以在其他实施例上使用或结合其他实施例使用以产生再进一步的实施例。意图的是，本专利技术包括这样的修改和变型。使用特定语言来描述示例，这不应解释为限制所附权利要求的范围。附图未按比例缩放并且仅仅用于说明的目的。在不同附图中通过相同附图标记来分别标明对应元件，如果未另外陈述的话。术语“具有”、“包含”、“包括”、“含有”等是开放的，并且这些术语指示所陈述的结构、元件或特征的存在，但是不排除附加元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文清楚地另有指示。术语“电连接”描述电连接的元件之间的永久的低欧姆连接，例如所关注元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括可以在电耦合的元件之间提供适于信号传输的一个或多个介于中间的元件，例如可控来暂时地在第一状态提供低欧姆连接和在第二状态提供高欧姆电解耦合的电阻器或元件。图1A示出了半导体器件500的一部分，例如诸如具有短接栅的MGD（MOS栅控二极管）的MCD、RC-IGBT或者包括MCD或RC-IGBT功能性的器件。硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、本文档来自技高网...

【技术保护点】
一种半导体器件，包括：晶体管单元（TC），配置为当施加到栅电极（155）的栅电压超过第一阈值电压（Vthn）时将第一负载电极（310）与漂移结构（120）连接，漂移结构（120）与本体区（115）形成第一pn结（pn1）；第一辅助单元（AC1），其在第一负载电极（310）的垂直投影中并且与第一负载电极（310）电连接并且配置为至少在第一pn结（pn1）的正向偏置模式中将电荷载流子注入到漂移结构（120）中；以及第二辅助单元（AC2），配置为当在第一pn结（pn1）的正向偏置模式中栅电压低于比第一阈值电压（Vthn）低的第二阈值电压（Vthp）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过第二阈值电压（Vthp）时以低发射极效率将电荷载流子注入到漂移结构（120）中。

【技术特征摘要】
2015.07.14 DE 102015111347.31.一种半导体器件，包括：晶体管单元（TC），配置为当施加到栅电极（155）的栅电压超过第一阈值电压（Vthn）时将第一负载电极（310）与漂移结构（120）连接，漂移结构（120）与本体区（115）形成第一pn结（pn1）；第一辅助单元（AC1），其在第一负载电极（310）的垂直投影中并且与第一负载电极（310）电连接并且配置为至少在第一pn结（pn1）的正向偏置模式中将电荷载流子注入到漂移结构（120）中；以及第二辅助单元（AC2），配置为当在第一pn结（pn1）的正向偏置模式中栅电压低于比第一阈值电压（Vthn）低的第二阈值电压（Vthp）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过第二阈值电压（Vthp）时以低发射极效率将电荷载流子注入到漂移结构（120）中。2.如权利要求1所述的半导体器件，其中第一辅助单元（AC1）配置为当栅电压低于介于第一阈值电压（Vthn）与第二阈值电压（Vthp）之间的另外的阈值电压（Vth0）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过另外的阈值电压（Vth0）时以低发射极效率将电荷载流子注入到漂移结构（120）中。3.如权利要求1或2所述的半导体器件，其中在低于另外的阈值电压（Vth0）的栅电压处，跨第一辅助单元（AC1）的正向电压降随栅电压的增加的增加比高于另外的阈值电压（Vth0）更不陡峭。4.如权利要求1到3所述的半导体器件，其中在低于第二阈值电压（Vthp）的栅电压（VGE）处，跨第二辅助单元（AC2）的正向电压降随栅电压的增加的增加比高于另外的阈值电压（Vthp）更不陡峭。5.如权利要求1到4所述的半导体器件，其中在低于第二阈值电压（Vthp）的栅电压（VGE）处，第二辅助单元（AC2）将少数电荷载流子注入到漂移结构（120）中的注入效率比高于第二阈值电压（Vthp）更高。6.如权利要求1到5所述的半导体器件，其中在低于第二阈值电压（Vthp）的栅电压（VGE）处，通过第二辅助单元（AC2）进行的少数电荷载流子到漂移结构（120）中的总注入比通过第一辅助单元（AC1）进行的更高。7.如权利要求1到6所述的半导体器件，还包括：在漂移结构（120）与第二负载电极（320）之间的基座层（130），基座层（130）包括第一区（131）和分离第一区（131）的相反掺杂的第二区（132），其中第一区（131）和第二区（132）分别从漂移结构（120）延伸到第二负载电极（320）。8.如权利要求7所述的半导体器件，其中第一和第二区（131、132）形成在双峰区域（620）中，并且基座层（130）还包括引导区域（610），引导区域（610）包括第一区（131）的导电类型的引导区（133），其中引导区（133）的至少一个水平尺寸超过第一区（131）的对应水平尺寸的至少两倍。9.如权利要求1到8所述的半导体器件，其中第一辅助单元（AC1）是均匀分布的。10.如权利要求8所述的半导体器件，其中第一辅助单元（AC1）布置在引导区域（610）中。11.如权利要求10所述的半导体器件，其中第一辅助单元（AC1）布置在引导区域（610）的中央。12.如权利要求10或11所述的半导体器件，其中第一辅助单元（AC1）布置在引导区域（610）的外围部分中。13.如权利要求8所述的半导体器件，其中第一辅助单元（AC1）布置在双峰区域（620）中。14.如权利要求8所述...

【专利技术属性】
技术研发人员：R巴布尔斯克，JG拉文，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE