一种数字存储扫频仪制造技术

本实用新型专利技术涉及信号处理领域，具体涉及一种数字存储扫频仪，包括扫频模块、幅度控制模块、幅度及相位检测模块、控制与处理模块、串口通信模块、上位机以及FPGA芯片；所述扫频模块上置有DDS信号发生器与D/A转换电路；幅度控制模块，用于接收扫频模块产生的信号，并对接收的信号进行幅度控制后输入至被测电路；幅度及相位检测模块，用于将扫频模块产生的信号以及幅度控制模块输入至被测电路后的信号进行A/D转换，并将转换后的信号发送于控制与处理模块；其中，扫频模块、控制与处理模块以及串口通信模块共同搭建于FPGA芯片上。其体积小，功能多，成本低，可广泛应用于实验教学。

【技术实现步骤摘要】

本技术涉及信号处理领域，具体涉及一种数字存储扫频仪。
技术介绍
传统的模拟扫频仪由于体积笨重、功能单一、精度低等缺点已逐渐不能满足现代化电子信息科学发展的要求，而数字扫频仪价格较高，不适合普通实验教学场合。
技术实现思路
为了解决上述技术问题，本技术提出一种数字存储扫描仪，其体积小，功能多，成本低，可广泛应用于实验教学。为了实现上述技术目的，本技术采取的具体的技术方案为，一种数字存储扫描仪，其特征在于，包括扫频模块、幅度控制模块、幅度及相位检测模块、控制与处理模块、串口通信模块以及上位机；所述扫频模块上置有DDS信号发生器与D/A转换电路；所述DDS信号发生器通过D/A转换电路产生测量用的正弦扫频信号；所述正弦扫频信号可调，输出信号幅度等幅；幅度控制模块，用于接收扫频模块产生的信号，并对接收的信号进行幅度控制后输入至被测电路；幅度及相位检测模块，用于将扫频模块产生的信号以及幅度控制模块输入至被测电路后的信号进行A/D转换，并将转换后的信号发送于控制与处理模块；控制与处理模块，用于接收幅度及相位检测模块A/D转换后扫频模块产生的信号以及幅度控制模块输入至被测电路后的信号，并对二者的信号幅度以及相位进行比较差值，得出幅频相频特性；其中，扫频模块、控制与处理模块以及串口通信模块共同搭建于FPGA芯片上；串口通信模块，用来实现FPGA芯片与上位机之间的数据传输；上位机，用于控制扫频的范围、被测电路幅频特性以及相频特性参数曲线的显示。作为本技术另一种技术方案，所述扫频模块、控制与处理模块以及串口通信模块共同搭建于CPLD芯片上。有益效果在FPGA芯片内部搭建了扫频模块，控制与处理模块，串口通信模块等，负责系统整体控制、与各数据转换器的配合、信号的产生和接收处理。具有低成本、低功耗、精度高等优点，不会受到温度、湿度、灰尘的影响，抗噪效果好，使用寿命长。附图说明图1本技术的一种数字存储扫描仪的结构示意图；图2本技术的DDS信号发生器的原理示意图；图中：1、上位机；2、FPGA芯片；3、扫频模块；4、控制与处理模块；5、串口通信模块；6、幅度控制模块；7、幅度及相位检测模块；8、被测电路。具体实施方式为使本技术实施例的目的和技术方案更加清楚，下面将结合本技术实施例的附图，对本技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于所描述的本技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。本
技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语）具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。实施例如图1所示的一种数字存储扫频仪，包括扫频模块3，幅度控制模块6，幅度及相位检测模块7，控制与处理模块4，串口通信模块5以及上位机1；其中扫频模块3，控制与处理模块4，串口通信模块5搭建于FPGA芯片2上或者CPLD芯片上。扫频模块3，包括DDS信号发生器、D/A转换电路，其中DDS信号发生器通过D/A转换产生测量用的正弦扫频信号，其扫频范围可调，可选为0~20MH输出信号幅度等幅。幅度控制模块6，用于接收扫频模块3产生的信号，并对接收的信号进行幅度控制后输入至被测电路8；幅度及相位检测模块7，用于将扫频模块3产生的信号以及幅度控制模块6输入至被测电路8后的信号进行A/D转换，并将转换后的信号发送于控制与处理模块4；控制与处理模块4，用于接收幅度及相位检测模块7A/D转换后扫频模块3产生的信号以及幅度控制模块6输入至被测电路8后的信号，并对二者的信号幅度以及相位进行比较差值，得出幅频相频特性；具体为：控制与处理模块4采用FPGA芯片2完成控制和处理功能，由FPGA芯片内部程序对比输入输出信号的幅度和相位差，得到幅频相频特性。幅频特性测量：扫频模块3输出幅值是确定的，只需测出被测电路8输出信号的幅度，即可算得其增益。测量输出幅值使用A/D转换器及被测电路8实现。相频特性测量：扫频模块3和被测电路8输出信号经过触发电路变换为矩形波，送入测相逻辑电路中，测相逻辑电路由参考时钟对相位差进行计数测量，从而得到两者的相位差值。串口通信模块5位于扫频仪的机体上，其采用RS485串行通信接口，其中RS485串行通信接口一端连接FPGA芯片2，另一端连接上位机1，上述RS485接口也可以由RS232接口取代。这些电路/模块的功能都是通过对FPGA芯片2内部编程实现，FPGA芯片2还实现对各个模块进行逻辑控制和数据处理，上位机1，利用计算机编写上位机1软件来控制扫频的范围和被测电路8幅频特性与相频特性参数曲线的显示，波形数据可以以文件的方式进行存储和读取，利于数据存档和打印输出。使用VB进行软件编程，通过MSComm控件进行串口通信，通过软件设置可以控制扫频模块3信号的起始频率和终止频率。显示时可以直接显示和对数显示，并可以通过文件的方式将波形数据保存下来。所述上位机1可采用手机代替。以上仅为本技术的实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些均属于本技术的保护范围。本文档来自技高网...

【技术保护点】
一种数字存储扫描仪，其特征在于，包括扫频模块、幅度控制模块、幅度及相位检测模块、控制与处理模块、串口通信模块、上位机以及FPGA芯片；所述扫频模块上置有DDS信号发生器与D/A转换电路；所述DDS信号发生器通过D/A转换电路产生测量用的正弦扫频信号；所述正弦扫频信号可调，输出信号幅度等幅；幅度控制模块，用于接收扫频模块产生的信号，并对接收的信号进行幅度控制后输入至被测电路；幅度及相位检测模块，用于将扫频模块产生的信号以及幅度控制模块输入至被测电路后的信号进行A/D转换，并将转换后的信号发送于控制与处理模块；控制与处理模块，用于接收幅度及相位检测模块A/D转换后扫频模块产生的信号以及幅度控制模块输入至被测电路后的信号，并对二者的信号幅度以及相位进行比较差值，得出幅频相频特性；其中，扫频模块、控制与处理模块以及串口通信模块共同搭建于FPGA芯片上；串口通信模块，用来实现FPGA芯片与上位机之间的数据传输；上位机，用于控制扫频的范围、被测电路幅频特性以及相频特性参数曲线的显示。

【技术特征摘要】
1.一种数字存储扫描仪，其特征在于，包括扫频模块、幅度控制模块、幅度及相位检测模块、控制与处理模块、串口通信模块、上位机以及FPGA芯片；所述扫频模块上置有DDS信号发生器与D/A转换电路；所述DDS信号发生器通过D/A转换电路产生测量用的正弦扫频信号；所述正弦扫频信号可调，输出信号幅度等幅；幅度控制模块，用于接收扫频模块产生的信号，并对接收的信号进行幅度控制后输入至被测电路；幅度及相位检测模块，用于将扫频模块产生的信号以及幅度控制模块输入至被测电路后的信号进行A/D转换，并将转换后的信号发送于控制...

【专利技术属性】
技术研发人员：李远禄，丁亚庆，孟霄，
申请(专利权)人：南京信息工程大学，
类型：新型
国别省市：江苏;32