半导体存储装置、其不良列救济方法及冗余信息设定方法制造方法及图纸

本发明专利技术涉及一种半导体存储装置、其不良列救济方法及冗余信息设定方法，其谋求利用冗余存储器的不良列救济效率的提高。本发明专利技术的救济方法包括下列步骤：存储冗余信息，所述冗余信息包含将存储器区域的偶数列与奇数列设为一组的不良列的地址、识别不良列的不良位于偶数列或奇数列的哪一列的识别信息、及用来救济不良列的冗余存储器区域的冗余列的地址；基于冗余信息而判定列地址是否与不良列的地址一致；在一致的情况下基于识别信息而将不良列的一列转换为冗余列的一列；以及不将不良列的另一列转换为冗余列的另一列，而将不良列邻接的另一列转换为冗余列的另一列。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储装置，尤其是涉及一种半导体存储装置、其不良列救济方法及冗余信息设定方法。
技术介绍
就闪速存储器(flashmemory)、动态随机存取存储器(DynamicRandomAccessMemory，DRAM)等半导体存储器来说，因集成度逐年增加而难以制造无不良或缺陷的存储元件。因此，在存储器芯片上，存在用以修复在制造过程中所发生的存储元件的表观物理性缺陷的冗余方案(redundancyscheme)。例如在一种冗余方案中具备地址(address)转换电路及冗余存储器区域，其中地址转换电路将具有物理性缺陷的存储元件的地址转换为冗余存储器区域的存储元件的地址，所述冗余存储器区域是用来修复具有缺陷的存储元件。具有缺陷的存储元件与冗余存储器区域的存储元件的地址信息在存储器芯片的测试时或制造出货时存储在熔丝只读存储器(fuseReadOnlyMemory，ROM)或寄存器(register)等。而且，当输入具有缺陷的存储元件的地址，并检测出该地址时，禁止对具有缺陷的存储元件进行存取(access)，取而代之，对冗余存储器区域的存储元件进行存取，从外部看起来好像不存在具有缺陷的存储元件。通过这类冗余方案(例如日本专利特开2000-311496号公报、日本专利特开2002-288993号公报)，即便产生少数的存储元件的缺陷，也可视为良品，因此良率提高，可降低存储器的成本。在与非(NAND)型闪速存储器中具有存储器阵列，所述存储器阵列包含多个存储元件(memorycell)串接而成的NAND串(string)。从存储器阵列读出数据(data)或向存储器阵列编程(写入)数据是经由页面缓冲器(pagebuffer)/传感电路(sensecircuit)以页面为单位而进行。另外，在以页面为单位进行读出或编程的情况下，为了尽可能地抑制邻接的位线(bitline)间的干涉，也采用将一个页面分为奇数页面与偶数页面来使用的方法。在这种闪速存储器中，在存储器阵列的列产生不良(例如短路或断路)的情况下，将包含不良的偶数列与奇数列设为一组不良列，通过冗余存储器区域的一组冗余列来救济该一组不良列。图1(A)、图1(B)是说明以往的闪速存储器中的不良列的救济方法的图。如图1(A)所示，在存储器阵列具有列地址Col_0的偶数列e与奇数列o、列地址Col_1的偶数列e与奇数列o、及列地址Col_2的偶数列e与奇数列o的情况下，当在列地址Col_2的偶数列e与奇数列o之间存在不良F(例如短路)时，通过冗余存储器区域的具有冗余列地址Red_0的一组偶数列e与奇数列o来救济包含不良的列地址Col_2的一组偶数列e与奇数列o。另一方面，如图1(B)所示，当存在跨及列地址Col_1的奇数列o与列地址Col_2的偶数列e之间的不良F的情况下，通过冗余存储器区域的具有冗余列地址Red_0的一组偶数列e与奇数列o和具有冗余列地址Red_1的一组偶数列e与奇数列o，而救济包含不良的列地址Col_1的一组偶数列e与奇数列o和列地址Col_2的一组偶数列e与奇数列o。然而，在图1(B)所示的两组不良列中，列地址Col_1的偶数列e与列地址Col_2的奇数列o实际上正常，因此原本无须救济这些列。由于包含正常的列地址Col_1的偶数列e与列地址Col_2的奇数列o一起进行救济，因此冗余存储器区域的救济产生浪费，救济效率降低，结果必须增加冗余存储器，从而使得闪速存储器的成本上升。
技术实现思路
本专利技术解决所述以往的课题，其目的在于提供一种可提高利用冗余存储器的不良列救济效率的半导体存储装置。本专利技术的半导体存储装置包括：存储器阵列，具有包括多个存储器单元的存储器区域及包括多个存储器单元的冗余存储器区域，所述存储器区域的每一列的地址对应至一组的偶数列与奇数列；冗余信息存储部，存储冗余信息，所述冗余信息包含不良列的地址、识别所述不良列的不良位于偶数列或奇数列的哪一列的识别信息、及用来救济所述不良列的所述冗余存储器区域的冗余列的地址；以及列选择控制电路，基于列地址而选择所述存储器阵列的列，其中，所述列选择控制电路基于所述冗余信息而判定列地址是否与所述不良列的地址一致，当一致的情况下基于所述识别信息而将所述不良列的一列转换为冗余列的一列，且不将所述不良列的另一列转换为冗余列的另一列而将所述不良列邻接的另一列转换为冗余列的另一列。优选所述不良列的一列为奇数列，另一列为偶数列。优选所述不良列的一列为偶数列，另一列为奇数列。优选所述列选择控制电路是在选择奇数页面时或选择偶数页面时，基于所述识别信息而判定于偶数列或奇数列是否存在不良。优选半导体存储装置还包含页面缓冲器，所述页面缓冲器保持从存储器阵列的所选择的页面读出的数据，或保持编程于所选择的页面的数据，所述列选择控制电路选择保持于所述页面缓冲器的奇数页面或偶数页面的数据。本专利技术的半导体存储装置的不良列的救济方法，所述半导体存储装置包括存储器阵列与冗余信息存储部，所述存储器阵列具有包括多个存储器单元的存储器区域及包括多个存储器单元的冗余存储器区域，所述不良列的救济方法包括：存储冗余信息于所述冗余信息存储部，所述冗余信息包含将存储器区域的偶数列与奇数列设为一组的不良列的地址、用来救济所述不良列的所述冗余存储器区域的冗余列的地址、及用来识别所述不良列的不良位于偶数列或奇数列的哪一列的识别信息；以及选择所述存储器阵列的列，并基于所述冗余信息而判定所选择的列地址是否与所述不良列的地址一致；在一致的情况下基于所述识别信息而将所述不良列的一列转换为冗余列的一列，且不将所述不良列的另一列转换为冗余列的另一列而将所述不良列邻接的另一列转换为冗余列的另一列。优选所述选择步骤包含：在选择奇数页面时或选择偶数页面时，基于所述识别信息而判定偶数列或奇数列是否存在不良。本专利技术的半导体存储装置的冗余信息的设定方法，所述半导体存储装置包括存储器阵列，所述存储器阵列包括具有多个存储器单元的存储器区域及具有多个存储器单元的冗余存储器区域，所述设定方法包括：检测不良列的地址；识别所述检测出的不良列的偶数列与奇数列的不良型态或组合，并产生识别信息；将用来将所述检测出的不良列转换为所述冗余存储器区域的冗余列的地址信息、及所述识别信息设定于所述半导体存储装置。优选所述不良的组合是识别跨及偶数列与奇数列的不良、或跨及奇数列与偶数列的不良。根据本专利技术，保持识别不良列的不良位于偶数列或奇数列的哪一列的识别信息作为冗余信息，且基于该识别信息而进行利用冗余列的不良列救济，因此可消除不存在不良的偶数列或奇数列的多余救济，从而可提高利用冗余存储器的救济效率。附图说明图1(A)、图1(B)是示意性地说明以往的闪速存储器的不良列的救济方法的图；图2是表示本专利技术的实施例的闪速存储器的一构成例的框图；图3是表示存储器区块的构成的图；图4是表示NAND串单元的构成的图；图5是表示冗余信息存储部的冗余信息的一示例的图；图6是说明本专利技术的实施例的闪速存储器的不良列的救济方法的流程图；图7是说明本实施例的不良列的救济方法的具体例的图；图8(A)、图8(B)是示意性地说明本专利技术的实施例的闪速存储器的不良列的救济方法的图；图9是说明本专利技术的实施例的冗余信息的设定方法的流程图。附本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于，包括：存储器阵列，具有包括多个存储器单元的存储器区域及包括多个存储器单元的冗余存储器区域，所述存储器区域的每一列的地址对应至一组的偶数列与奇数列；冗余信息存储部，存储冗余信息，所述冗余信息包含不良列的地址、识别所述不良列的不良位于偶数列或奇数列的哪一列的识别信息、及用来救济所述不良列的所述冗余存储器区域的冗余列的地址；以及列选择控制电路，基于列地址而选择所述存储器阵列的列，其中，所述列选择控制电路是基于所述冗余信息而判定所述列地址是否与所述不良列的地址一致，在一致的情况下基于所述识别信息而将所述不良列的一列转换为所述冗余列的一列，且不将所述不良列的另一列转换为所述冗余列的另一列而将所述不良列邻接的另一列转换为所述冗余列的另一列。

【技术特征摘要】
2015.07.08 JP 2015-1367351.一种半导体存储装置，其特征在于，包括：存储器阵列，具有包括多个存储器单元的存储器区域及包括多个存储器单元的冗余存储器区域，所述存储器区域的每一列的地址对应至一组的偶数列与奇数列；冗余信息存储部，存储冗余信息，所述冗余信息包含不良列的地址、识别所述不良列的不良位于偶数列或奇数列的哪一列的识别信息、及用来救济所述不良列的所述冗余存储器区域的冗余列的地址；以及列选择控制电路，基于列地址而选择所述存储器阵列的列，其中，所述列选择控制电路是基于所述冗余信息而判定所述列地址是否与所述不良列的地址一致，在一致的情况下基于所述识别信息而将所述不良列的一列转换为所述冗余列的一列，且不将所述不良列的另一列转换为所述冗余列的另一列而将所述不良列邻接的另一列转换为所述冗余列的另一列。2.根据权利要求1所述的半导体存储装置，其特征在于，所述不良列的一列为奇数列，且所述不良列的另一列为偶数列。3.根据权利要求1所述的半导体存储装置，其特征在于，所述不良列的一列为偶数列，且所述不良列的另一列为奇数列。4.根据权利要求1所述的半导体存储装置，其特征在于，所述列选择控制电路在选择奇数页面时或选择偶数页面时，基于所述识别信息而判定偶数列或奇数列是否存在不良。5.根据权利要求4所述的半导体存储装置，其特征在于，半导体存储装置还包含页面缓冲器，所述页面缓冲器保持从所述存储器阵列的所选择的页面读出的数据、或保持编程于所选择的页面的数据，所述列选择控制电路选择保持于所述页面缓冲器的奇数...

【专利技术属性】
技术研发人员：矢野胜，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71