高集成度的低压沟槽栅DMOS器件及制造方法技术

本发明专利技术提供一种高集成度的低压沟槽栅DMOS器件的制造方法，通过栅电极刻蚀时其上方保留的第一绝缘介质层，以及第二绝缘介质层回刻保留在栅电极侧壁的部分，共同形成源极金属与栅电极之间的电绝缘，从而降低元胞尺寸，提高单位面积的集成度。本发明专利技术主要解决Trench DMOS在元胞设计尺寸缩小时遇到的接触孔套准精度不够的问题，从而最大限度的缩小元胞尺寸，降低单位面积的导通电阻。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，尤其是一种高集成度的低压Trench（沟槽栅）DMOS的制造方法和结构。
技术介绍
目前，在半导体集成电路中，普通的低压Trench（沟槽栅）DMOS晶体管的元胞区结构如图1所示，该元胞结构主要由沟槽及接触孔组成，接触孔通过注入高剂量掺杂物形成欧姆接触，将体区及源区引出，而接触孔是通过一道光刻曝光后干法刻蚀介质层形成。这种结构一般用于大于0.9μm元胞尺寸设计中。低压TrenchDMOS传统制造方法为：第一步：提供第一导电类型重掺杂衬底1，并在第一导电类型重掺杂衬底1上形成第一导电类型轻掺杂外延层2；第二步：在第一导电类型轻掺杂外延层2上淀积沟槽刻蚀阻挡层；第三步：通过光刻版选择性的掩蔽、干法刻蚀形成多个阵列型的沟槽；第四步：湿法剥离沟槽刻蚀阻挡层；第五步：利用热氧化方式形成栅氧结构5（栅氧层），并淀积栅电极层；第六步：通过干法刻蚀在沟槽内保留多晶形成栅电极6；第七步：注入第二导电类型杂质，并退火，形成第二导电类型体区8；第八步：注入第一导电类型杂质，并退火，形成第一导电类型源极10；第九步：淀积绝缘介质层11，并回流；第十步：通过光刻版选择性的掩蔽，干法刻蚀绝缘介质层11；第十一步：干法刻蚀一定深度硅衬底正面，形成接触孔；第十二步：进行正面金属工艺，完成器件正面结构，形成源极金属12；第十四步，进行背面金属工艺，形成器件漏极13，完成最终器件结构；为了进一步提升沟道密度，减小器件单位面积导通电阻（RSP），最简单的做法是进一步缩小元胞尺寸设计。由于受到产线工艺能力的限制，在设计尺寸缩小过程中，传统DMOS制造方法将遭遇接触孔与栅极沟槽间套准精度不够导致的栅、源短路，器件失效，沟道掺杂浓度受接触孔注入影响导致沟道开启电压均匀性差等问题。
技术实现思路
本专利技术的目的在于克服现有技术中存在的不足，提供一种高集成度的低压沟槽栅DMOS器件的制造方法，在不增加光刻次数的基础上，主要解决TrenchDMOS在元胞设计尺寸缩小时遇到的接触孔套准精度不够的问题，从而最大限度的缩小元胞尺寸，降低单位面积的导通电阻。本专利技术采用的技术方案是：一种高集成度的低压沟槽栅DMOS器件的制造方法，包括以下步骤：步骤一：提供第一导电类型重掺杂衬底，并在第一导电类型重掺杂衬底正面形成第一导电类型外延层；步骤二：在第一导电类型外延层上淀积沟槽刻蚀阻挡层；步骤三：在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽；步骤四：湿法剥离沟槽刻蚀阻挡层；步骤五：在外延层表面和外延层中沟槽侧壁利用热氧化方式形成栅氧层，然后在栅氧层表面淀积多晶硅，并通过刻蚀调整多晶硅的厚度到目标值；步骤六：在衬底正面淀积第一绝缘介质层；步骤七：通过光刻工艺，选择性干法刻蚀第一绝缘介质层、多晶硅，形成栅电极；栅电极高度凸出外延层，且栅电极顶部保留第一绝缘介质层；步骤八：在衬底正面注入第二导电类型杂质，并退火，形成第二导电类型体区；步骤九：在衬底正面注入第一导电类型杂质，并退火，形成第一导电类型源极层；步骤十：在衬底正面淀积第二绝缘介质层，并回流；步骤十一：通过光刻工艺，在元胞区外围的栅电极上确定刻蚀区，整个元胞区内全部定为刻蚀区；隔离墙腐蚀法干法刻蚀第二绝缘介质层，在栅电极侧壁保留部分第二绝缘介质层；步骤十二：干法刻蚀衬底正面的硅，形成接触孔；第一导电类型源极层被刻蚀后留下第一导电类型源极；第一导电类型源极位于栅电极两侧、第二导电类型体区顶部；步骤十三，进行正面金属工艺，完成DMOS器件正面结构；形成源极金属；源极金属与第一导电类型源极和第二导电类型体区直接接触；步骤十四，进行背面金属工艺，形成DMOS器件的漏极金属；漏极金属与衬底背面直接接触。进一步地，第一绝缘介质层为未掺杂硅玻璃USG。进一步地，第二绝缘介质层为硅酸乙酯LPTEOS，或者硼磷硅玻璃BPSG。进一步地，步骤十二中的接触孔，其深度大于第一导电类型源极层深度，且小于第二导电类型体区深度。通过上述制造工艺形成的一种高集成度的低压沟槽栅DMOS器件，包括第一导电类型重掺杂衬底，在第一导电类型衬底上部存在第一导电类型外延层和第二导电类型体区；第一导电类型外延层中自上而下存在沟槽栅电极；栅电极高度凸出外延层；栅电极与第二导电类型体区通过栅氧层电绝缘；在栅电极两侧、第二导电类型体区顶部设有第一导电类型源极；栅电极与第一导电类型源极间亦通过栅氧层电绝缘；在DMOS器件正面设有源极金属，所述源极金属与第一导电类型源极和第二导电类型体区直接接触；源极金属与栅电极通过栅电极顶部第一绝缘介质层和栅电极侧壁第二绝缘介质层电绝缘隔离；衬底背面设有漏极金属，漏极金属与第一导电类型衬底直接接触。进一步地，漏极金属的底部向下超过第一导电类型源极与第二导电类型体区的交界处，但不超过第二导电类型体区的深度。进一步地，栅电极的材料为多晶硅。具体地，第一导电类型衬底为N+型衬底；第一导电类型外延层为N型外延层；第二导电类型体区为P型体区；第一导电类型源极为N+型源极。本专利技术的优点在于：1）相比于传统制造方法，元胞结构接触孔通过第二绝缘介质层回刻形成，避免了接触孔与栅极沟槽间套准精度不够导致的栅、源短路，器件失效；2）与传统制造方法相比，接触孔距离栅极沟槽间距离很小，可以进一步提高元胞设计尺寸，提高单位面积导通电阻（RSP），降低了芯片成本。附图说明图1为低压TrenchDMOS传统制造方法元胞结构图。图2为本专利技术的制造方法步骤一示意图。图3为本专利技术的制造方法步骤二示意图。图4为本专利技术的制造方法步骤三示意图。图5为本专利技术的制造方法步骤四示意图。图6为本专利技术的制造方法步骤五示意图。图7为本专利技术的制造方法步骤六示意图。图8为本专利技术的制造方法步骤七示意图。图9为本专利技术的制造方法步骤八示意图。图10为本专利技术的制造方法步骤九示意图。图11为本专利技术的制造方法步骤十示意图。图12为本专利技术的制造方法步骤十一示意图。图13为本专利技术的制造方法步骤十二示意图。图14为本专利技术的制造方法步骤十三示意图。图15为本专利技术的制造方法完成所有工艺后截面图。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。实施例一，本实施例中，第一导电类型为N型，第二导电类型为P型；本实施例提供一种高集成度的低压沟槽栅DMOS器件的制造方法，通过栅电极刻蚀时其上方保留的第一绝缘介质层，以及第二绝缘介质层回刻保留在栅电极侧壁的部分，共同形成源极金属与栅电极之间的电绝缘，从而降低元胞尺寸，提高单位面积的集成度。该方法通过以下步骤实现：步骤一：如图2所示，供N+型衬底1，并在N+型衬底1正面形成N型外延层2；步骤二：如图3所示，在N型外延层2上淀积沟槽刻蚀阻挡层3；沟槽刻蚀阻挡层3的材料为SiO2；步骤三：如图4所示，在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽4；步骤四：如图5所示，湿法剥离沟槽刻蚀阻挡层3；步骤五：如图6所示，在外延层2表面和外延层2中沟槽4侧壁利用热氧化方式形成栅氧层5，然后在栅氧层表面淀积多晶硅6′，并通过刻蚀调整多晶硅6′的厚度到目标值；多晶硅6′的厚度需要与后续的隔离墙腐蚀法（spacer腐蚀）工艺匹配；步骤六：在衬底正面淀积第一绝缘介质层7；第一绝缘介质层7为未掺杂硅玻璃（USG）等半导体意义上的绝缘介质层；步骤本文档来自技高网...

【技术保护点】
一种高集成度的低压沟槽栅DMOS器件的制造方法，其特征在于，包括以下步骤：步骤一：提供第一导电类型重掺杂衬底，并在第一导电类型重掺杂衬底正面形成第一导电类型外延层；步骤二：在第一导电类型外延层上淀积沟槽刻蚀阻挡层；步骤三：在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽；步骤四：湿法剥离沟槽刻蚀阻挡层；步骤五：在外延层表面和外延层中沟槽侧壁利用热氧化方式形成栅氧层，然后在栅氧层表面淀积多晶硅，并通过刻蚀调整多晶硅的厚度到目标值；步骤六：在衬底正面淀积第一绝缘介质层；步骤七：通过光刻工艺，选择性干法刻蚀第一绝缘介质层、多晶硅，形成栅电极；栅电极高度凸出外延层，且栅电极顶部保留第一绝缘介质层；步骤八：在衬底正面注入第二导电类型杂质，并退火，形成第二导电类型体区；步骤九：在衬底正面注入第一导电类型杂质，并退火，形成第一导电类型源极层；步骤十：在衬底正面淀积第二绝缘介质层，并回流；步骤十一：通过光刻工艺，在元胞区外围的栅电极上确定刻蚀区，整个元胞区内全部定为刻蚀区；隔离墙腐蚀法干法刻蚀第二绝缘介质层，在栅电极侧壁保留部分第二绝缘介质层；步骤十二：干法刻蚀衬底正面的硅，形成接触孔；第一导电类型源极层被刻蚀后留下第一导电类型源极；第一导电类型源极位于栅电极两侧、第二导电类型体区顶部；步骤十三，进行正面金属工艺，完成DMOS器件正面结构；形成源极金属；源极金属与第一导电类型源极和第二导电类型体区直接接触；步骤十四，进行背面金属工艺，形成DMOS器件的漏极金属；漏极金属与衬底背面直接接触。...

【技术特征摘要】
1.一种高集成度的低压沟槽栅DMOS器件的制造方法，其特征在于，包括以下步骤：步骤一：提供第一导电类型重掺杂衬底，并在第一导电类型重掺杂衬底正面形成第一导电类型外延层；步骤二：在第一导电类型外延层上淀积沟槽刻蚀阻挡层；步骤三：在衬底正面通过光刻、干法刻蚀形成多个阵列型的沟槽；步骤四：湿法剥离沟槽刻蚀阻挡层；步骤五：在外延层表面和外延层中沟槽侧壁利用热氧化方式形成栅氧层，然后在栅氧层表面淀积多晶硅，并通过刻蚀调整多晶硅的厚度到目标值；步骤六：在衬底正面淀积第一绝缘介质层；步骤七：通过光刻工艺，选择性干法刻蚀第一绝缘介质层、多晶硅，形成栅电极；栅电极高度凸出外延层，且栅电极顶部保留第一绝缘介质层；步骤八：在衬底正面注入第二导电类型杂质，并退火，形成第二导电类型体区；步骤九：在衬底正面注入第一导电类型杂质，并退火，形成第一导电类型源极层；步骤十：在衬底正面淀积第二绝缘介质层，并回流；步骤十一：通过光刻工艺，在元胞区外围的栅电极上确定刻蚀区，整个元胞区内全部定为刻蚀区；隔离墙腐蚀法干法刻蚀第二绝缘介质层，在栅电极侧壁保留部分第二绝缘介质层；步骤十二：干法刻蚀衬底正面的硅，形成接触孔；第一导电类型源极层被刻蚀后留下第一导电类型源极；第一导电类型源极位于栅电极两侧、第二导电类型体区顶部；步骤十三，进行正面金属工艺，完成DMOS器件正面结构；形成源极金属；源极金属与第一导电类型源极和第二导电类型体区直接接触；步骤十四，进行背面金属工艺，形成DMOS器件的漏极金属；漏极金属与衬底背面直接接触。2.如权利要求1所述的高集成度的低压沟槽栅DMOS器件的制造方法，其特征...

【专利技术属性】
技术研发人员：朱袁正，王根毅，张硕，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏;32