一种MOSFET制造技术

本实用新型专利技术公开了一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧,还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。本实用新型专利技术将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

【技术实现步骤摘要】

本技术涉及半导体领域，更确切地说是一种MOSFET。
技术介绍
随着封装技术的发展，电子行业中出现了多种新型的封装形式，这些封装形式对芯片的要求也发生了不同的变化，在某一些封装形式中，要求芯片的引出端必须都在芯片的表面，而传统MOSFET器件的漏端引出是在芯片背面。因此，传统MOSFET器件无法满足某些封装要求，特别是目前应用广泛的多芯片封装(MCP)和芯片尺寸封装(CSP)。传统MOSFET器件的漏端引出是在芯片背面，无法满足在芯片正面打线接触的封装要求，本技术在传统MOSFET器件的工艺中引入通孔工艺，将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。传统MOSFET器件工艺有五次光刻和四次光刻两种(实际工艺中钝化层光刻不计算在内)，五次光刻工艺按照先后顺序分别为沟槽，沟道区，源区，接触孔和金属层，四次光刻工艺按照先后顺序分别为沟槽，源区，接触孔和金属层。现有技术的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出。
技术实现思路
本技术的目的是提供一种MOSFET，其可以解决现有技术中的MOSFET的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出的缺点。本技术采用以下技术方案：一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。还包括一漏极通孔，所述漏极通孔设于所述外延层，所述漏极通孔的侧壁上淀设有氧化层，所述氧化层内淀设有多晶硅，且所述多晶硅将所述漏极通孔淀设满。还包括漏极接触孔，其设于所述漏极通孔内的多晶硅内，且所述漏极接触孔穿过所述介质层，且所述漏极通孔内淀设有第一金属。还包括一源区注入区，所述源区注入区为所述沟道区内杂质注入形成。还包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述源区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第一栅极沟槽内部填满。还包括源极接触孔，且所述源极接触孔设于所述沟道注入区内，且所述源极接触孔穿过所述介质层，且所述源极接触孔内淀设有第一金属，且对所述源极接触孔的底部注入，形成源极接触孔注入区，且所述源极接触孔注入区位于所述沟道注入区内。还包括若干栅极沟槽，且所述栅极沟槽设于所述沟道注入区内，且所述栅极沟槽的底部设于所述外延层内，所述栅极沟槽内设有栅氧化层及多晶硅，所述栅极沟槽包括一第二栅极沟槽、若干第三栅极沟槽及一第四栅极沟槽，所述第三栅极沟槽设于所述第二栅极沟槽及所述第四栅极沟槽的中间，且所述第二栅极沟槽及所述第三栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第二栅极沟槽和所述第三栅极沟槽的内部填满，所述第四栅极沟槽的侧壁上淀设有多晶硅，且所述栅氧化层淀设于所述第四栅极沟槽的侧壁及底部外围上，且所述第四栅极沟槽内部还淀设有介质层，且所述介质层将所述第四栅极沟槽填满。还包括栅极接触孔，其穿过所述介质层，且所述栅极接触孔包括第一栅极接触孔、第二栅极接触孔和第三栅极接触孔，所述第一栅极接触孔设于所述第二栅极沟槽的多晶硅内，且所述第二栅极接触孔设于所述第四栅极沟槽远离第三栅极沟槽侧壁的多晶硅内，所述第三栅极接触孔设于所述沟道注入区内，且所述第三栅极接触孔穿过所述介质层，且对所述第三栅极接触孔的底部注入，且所述第二栅极接触孔和所述第三栅极接触孔通过第二金属层连接。一种制备MOSFET的制备方法，包括以下步骤：在掩蔽层的掩蔽下对外延层进行漏区通孔的刻蚀；生长氧化层，进行各向异性刻蚀，去除漏区通孔底部的氧化层，表面掩蔽层仍有一定厚度保留；淀积多晶硅，填充漏区通孔，并对多晶硅进行掺杂；多晶硅刻蚀，去除掩蔽层表面的多晶硅，重新淀积掩蔽层，在掩蔽层的掩蔽下对外延层进行沟槽刻蚀，形成沟槽；栅氧生长和多晶硅淀积；多晶硅刻蚀和沟道区光刻和注入、退火、源区光刻和注入；进行接触孔光刻，刻蚀；去除光刻胶，进行接触孔注入，淀积第一金属层，填充源极接触孔和漏极接触孔及栅极接触孔；对第一金属层进行化学机械抛光，；淀积第二金属层，并进行光刻，刻蚀；钝化层淀积及引出孔光刻、刻蚀。本技术的优点是：将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。附图说明下面结合实施例和附图对本技术进行详细说明，其中：图1是本技术的MOSFET的结构示意图。图2至图13是本技术的场效应晶体管制备方法的中间体的结构示意图。具体实施方式下面结合附图进一步阐述本技术的具体实施方式：如图1所示，本技术公开了一种MOSFET,包括漏极130、源极120和栅极110，且所述漏极130、源极120和栅极110设于同侧。本技术的MOSFET将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。本技术包括一基片10及设于所述基片10一侧的外延层20，且所述外延层20的另一侧还淀设有介质形成的介质层70，且所述外延层内设有沟道注入区60，且所述沟道注入区60为所述外延层杂质注入形成。本技术包括一源区注入区50，所述源区注入区50为沟道注入区内杂质注入形成。本技术漏极通孔27内部淀设有第一金属80，且所述漏极通孔27设于所述外延层20内，穿过介质层30和沟道注入区，所述漏极通孔27的侧壁上淀设有氧化层30，内部淀设有多晶硅40，且所述多晶硅40将所述漏极通孔淀设满，还包括漏极接触孔87，其设于所述漏极通孔27内的多晶硅40内，且所述漏极接触孔87穿过所述介质层70，且所述漏极接触孔87内淀设有第一金属80。通过该漏极通孔和漏极接触孔将漏端从芯片的背面引到了芯片的正面，从而满足了封装的要求。本技术包括若干第一栅极沟槽23，且所述第一栅极沟槽设于所述源区注入区50内，且所述第一栅极沟槽23的底部设于所述外延层20内，所述第一栅极沟槽23内淀设有栅氧化层30及多晶硅40，且所述第一栅极沟槽23的底部及侧壁上淀设有栅氧化层30，所述多晶硅40将所述第一栅极沟槽23内部填满。本技术还包括源极接触孔82、83，且所述源极接触孔82、83设于所述沟道注入区50内，且所述源极接触孔82、83穿过所述介质层，且所述源极接触孔82、83内淀设有第一金属，且对所述源极接触孔82、83的底部注入区88，且所述源极接触孔注入区设于沟道注入区内。本技术还包括第二金属层90，其淀设于介质层70上，且所述第二金属层90与源极接触孔82、83内的第一金属80接触，形成源极的引出极。本技术还包括若干栅极沟槽24、25、26，且所述栅极沟槽24、25、26设于所述沟道注入区60内，且所述栅极沟槽24、25、26的底部设于所述外延层20内，所述栅极沟槽24、25、26内设有栅氧化层30及多晶硅40，所述栅极沟槽包括一第二栅极沟槽24、若干第三栅极沟槽25及一第四栅极沟槽26，所述第三栅极沟槽25设于所述第二栅极沟槽24及所述第四栅极沟槽26的中间，且所述第二栅极沟槽24及所述第三栅极沟槽25的底部及侧壁上淀设有栅氧化层30，所述多晶本文档来自技高网...

【技术保护点】
一种MOSFET,其特征在于，包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧,还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。

【技术特征摘要】
1.一种MOSFET,其特征在于，包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧,还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。2.根据权利要求1所述的MOSFET，其特征在于，还包括一漏极通孔，所述漏极通孔设于所述外延层内，且所述漏极通孔穿过所述沟道注入区，所述漏极通孔的侧壁上淀设有氧化层，所述氧化层内淀设有多晶硅，且所述多晶硅将所述漏极通孔淀设满。3.根据权利要求2所述的MOSFET，其特征在于，还包括漏极接触孔，其设于所述漏极通孔内的多晶硅内，且所述漏极接触孔穿过所述介质层，且所述漏极通孔内淀设有第一金属。4.根据权利要求1至3中任意一项所述的MOSFET，其特征在于，还包括一源区注入区，所述源区注入区为沟道区内杂质注入形成。5.根据权利要求4所述的MOSFET，其特征在于，还包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述源区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅将所述第一栅极沟槽内部填满。6.根据权利要求5所述的MOSFET，其特征在于，还包括源极接触孔，且所述源极接触孔设于所述沟道注入区内，且所述源极接触孔穿过所述介质层，且所述源极接...

【专利技术属性】
技术研发人员：高盼盼，代萌，
申请(专利权)人：上海格瑞宝电子有限公司，
类型：新型
国别省市：上海;31