本发明专利技术公开了一种用于测量TFT的各膜层之间对位精度的对位结构，其包括：在玻璃基板上的对位基准膜层、阻隔膜层及待对位膜层，所述阻隔膜层中具有通孔，所述对位基准膜层和所述待对位膜层均位于所述通孔中，且所述待对位膜层设置在所述对位基准膜层上。由于对阻隔膜层进行了挖孔处理，所以机台可以直接抓取对位基准膜层和待对位膜层的边沿，从而完成监控膜层的对位精度。此外，通过使待对位膜层在对位基准膜层所在平面上的投影完全位于对位基准膜层内，从而光线可对位基准膜层，使机台抓取到待对位膜层在对位基准膜层的边沿，从而达到量测对位精度的目的。
【技术实现步骤摘要】
本专利技术属于薄膜晶体管(TFT)的制造
，具体地讲，涉及一种用于测量TFT的各膜层之间对位精度的对位结构、显示装置及利用该对位结构测量TFT的各层之间的对位精度的方法。
技术介绍
目前薄膜晶体管液晶显示器(TFT-LCD)正向高像素密度(PPI)方向发展，而限制TFT-LCD向高PPI发展的一大阻碍就是TFT的各膜层之间的对位精度(Overlay)。目前TFT的生产工艺都是在玻璃基板上镀膜并使用光刻工艺(即Photo工艺)形成特定图案的膜层，而不同膜层之间的对位精度直接影响到TFT的电性表现，故目前产业内一般使用对位结构(Overlaytestkey)来测量各膜层之间的对位精度。然而在现有的对位精度的测量方法中，如图1所示，在玻璃基板10上依次形成对位基准膜层20、阻隔膜层30和待对位膜层40；当进行对位精度的测量时，由玻璃基板10的下方提供光线，光线依次穿过对位基准膜层20、阻隔膜层30和待对位膜层40后被设置于玻璃基板10上方的机台(诸如CCD)50抓取，从而获取对位基准膜层20和待对位膜层40的图案，通过获取对位基准膜层20和待对位膜层40的图案的中心，并计算两个中心在x方向和y方向的差异量，从而测量出对位精度然而，当对位基准膜层20和待对位膜层40之间的阻隔膜层30的厚度较厚时，使机台50无法抓取对位基准膜层20和待对位膜层40的边沿，导致量测失败而无法监控膜层的对位精度。此外，当对位基准膜层20的透光率较低时，由于光强过低而导致机台50无法抓取待对位膜层40的边沿，也会导致量测失败而无法监控膜层的对位精度。
技术实现思路
为了解决上述现有技术存在的问题，本专利技术的目的在于提供一种用于测量TFT的各膜层之间对位精度的对位结构，所述对位结构包括：在玻璃基板上的对位基准膜层、阻隔膜层及待对位膜层，所述阻隔膜层中具有通孔，所述对位基准膜层和所述待对位膜层均位于所述通孔中，且所述待对位膜层设置在所述对位基准膜层上。进一步地，所述对位基准膜层在所述待对位膜层所在平面上的投影完全位于所述对位基准膜层内。进一步地，所述待对位膜层在所述对位基准膜层所在平面上的投影完全位于所述对位基准膜层内。进一步地，形成所述TFT的有源层的同时形成所述对位基准膜层，形成所述TFT的覆盖所述有源层的栅极绝缘层的同时形成所述阻隔膜层，形成所述TFT的栅极或者覆盖所述栅极的第一绝缘层的同时形成所述待对位膜层。进一步地，形成所述TFT的源极和漏极的同时形成所述对位基准膜层，形成所述TFT的覆盖所述源极和漏极的有机平坦层的同时形成所述阻隔膜层，形成所述TFT的公共电极或者覆盖所述公共电极的第二绝缘层或者像素电极的同时形成所述待对位膜层。本专利技术的另一目的还在于提供一种显示装置，包括显示区域和非显示区域，其特征在于，所述显示区域设置有阵列排布的多个TFT，所述非显示区域设置有上述的用于测量TFT的各膜层之间对位精度的对位结构。本专利技术的又一目的又在于提供一种利用上述的对位结构测量TFT的各膜层之间对位精度的方法，其包括：获取所述对位基准膜层和所述待对位膜层的图案；获取所述对位基准膜层的图案的第一中心坐标(x1，y1)，且获取所述待对位膜层的图案的第二中心坐标(x2，y2)；根据获取的第一中心坐标(x1，y1)和第二中心坐标(x2，y2)计算出所述对位基准膜层和所述待对位膜层之间的对位精度。进一步地，利用下面的式子计算所述对位基准膜层和所述待对位膜层之间的对位精度，Δx＝|x1-x2|Δy＝|x1-x2|其中，Δx和Δy表示所述对位基准膜层和所述待对位膜层之间的对位精度。本专利技术的有益效果：由于对阻隔膜层进行了挖孔处理，所以机台可以直接抓取对位基准膜层和待对位膜层的边沿，从而完成监控膜层的对位精度。此外，通过使待对位膜层在对位基准膜层所在平面上的投影完全位于对位基准膜层内，从而光线可对位基准膜层，使机台抓取到待对位膜层在对位基准膜层的边沿，从而达到量测对位精度的目的。附图说明通过结合附图进行的以下描述，本专利技术的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：图1是现有的对位精度的测量原理图。图2是根据本专利技术的实施例的显示装置的结构图；图3是根据本专利技术的实施例的低温多晶硅薄膜晶体管的结构示意图；图4是根据本专利技术的实施例的对位结构的示意图；图5是根据本专利技术的另一实施例的对位结构的示意图；图6是利用图4或图5所示的对位结构测量TFT的各膜层之间对位精度的方法的流程图。具体实施方式以下，将参照附图来详细描述本专利技术的实施例。然而，可以以许多不同的形式来实施本专利技术，并且本专利技术不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本专利技术的原理及其实际应用，从而使本领域的其他技术人员能够理解本专利技术的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚器件，夸大了层和区域的厚度。相同的标号在附图中始终表示相同的元件。图2是根据本专利技术的实施例的显示装置的结构图。参照图2，根据本专利技术的实施例的显示装置包括：显示区域300、非显示区域400以及玻璃基板500。显示区域300和非显示区域400均设置于玻璃基板500的同一表面上，且非显示区域400围绕显示区域300。显示区域300中设置有阵列排布的多个薄膜晶体管(TFT)100，非显示区域400设置有用于测量TFT100的各膜层之间对位精度的对位结构200。以下以低温多晶硅薄膜晶体管为例对薄膜晶体管100进行描述，但本专利技术并不限制于此，例如薄膜晶体管100也可以为非晶硅薄膜晶体管等。图3是根据本专利技术的实施例的低温多晶硅薄膜晶体管的结构示意图。图3中示出的低温多晶硅薄膜晶体管采用NMOS晶体管的架构，但本专利技术并不限制于此，例如低温多晶硅薄膜晶体管也可以采用CMOS晶体管的架构。参照图3，在玻璃基板500上形成遮光层101以及覆盖该遮光层101的缓冲层102。缓冲层102可以是由绝缘材料形成的单层结构，也可以是由至少两种绝缘材料形成的叠层结构。例如，缓冲层102可为通过PECVD工艺在基板100上形成的SiNx/SiOx叠层结构。遮光层101可例如由黑色金属材料制成，本专利技术并不作具体限定。在缓冲层102上形成多晶硅层103。多晶硅层103的形成方式可例如是以溅射方式在缓冲层102的表面上形成一非晶硅(a-Si)层，再以退火方式使非晶硅层再结晶。进一步地，多晶硅层包括：未掺杂部P、轻掺杂部NM以及重掺杂部NP。可以采用N型离子进行离子注入来形成未掺杂部P、轻掺杂部NM以及重掺杂部NP。这里，N型离子可采用磷/砷(P/As)离子，但本专利技术并不以此作为限制。在缓冲层102上形成覆盖多晶硅层103的栅极绝缘层104。栅极绝缘层104可以是由绝缘材料形成的单层结构，也可以是由至少两种绝缘材料形成的叠层结构。例如，栅极绝缘层104可为通过PECVD工艺在缓冲层102上形成的SiNx/SiOx叠层结构。在栅极绝缘层104上形成栅极105。栅极105可例如是钼铝钼(MoAlMo)结构或钛铝钛(TiAlTi)结构。在栅极绝缘层104上形成覆盖栅极105的第一绝缘层106。第一绝缘层106可以是由绝缘材料形成的单层结构，也可以是由至少两种绝缘材料形成的叠层结构。例如，第一绝缘层106可为本文档来自技高网...
【技术保护点】
一种用于测量TFT的各膜层之间对位精度的对位结构，其特征在于，所述对位结构包括：在玻璃基板上的对位基准膜层、阻隔膜层及待对位膜层，所述阻隔膜层中具有通孔，所述对位基准膜层和所述待对位膜层均位于所述通孔中，且所述待对位膜层设置在所述对位基准膜层上。
【技术特征摘要】
1.一种用于测量TFT的各膜层之间对位精度的对位结构，其特征在于，所述对位结构包括：在玻璃基板上的对位基准膜层、阻隔膜层及待对位膜层，所述阻隔膜层中具有通孔，所述对位基准膜层和所述待对位膜层均位于所述通孔中，且所述待对位膜层设置在所述对位基准膜层上。2.根据权利要求1所述的用于测量TFT的各膜层之间对位精度的对位结构，其特征在于，所述对位基准膜层在所述待对位膜层所在平面上的投影完全位于所述对位基准膜层内。3.根据权利要求1所述的用于测量TFT的各膜层之间对位精度的对位结构，其特征在于，所述待对位膜层在所述对位基准膜层所在平面上的投影完全位于所述对位基准膜层内。4.根据权利要求1至3任一项所述的用于测量TFT的各膜层之间对位精度的对位结构，其特征在于，形成所述TFT的有源层的同时形成所述对位基准膜层，形成所述TFT的覆盖所述有源层的栅极绝缘层的同时形成所述阻隔膜层，形成所述TFT的栅极或者覆盖所述栅极的第一绝缘层的同时形成所述待对位膜层。5.根据权利要求1至3任一项所述的用于测量TFT的各膜层之间对位精度的对位结构，其特征在于，形成所述TFT的源极和漏极的...
【专利技术属性】
技术研发人员：赵瑜，卢改平，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。