一种低功耗TPP解码电路制造技术

本实用新型专利技术公开了一种低功耗TPP解码电路，包括输入采样模块、两个行波计数器、计数器输出选择模块以及比较器。本新型实用采用两个行波计数器代替了传统的同步计数器计算TPP编码符号的长度，不仅结构简单，制造成本低，而且大大降低了电路的运行功耗。

【技术实现步骤摘要】

本技术涉及一种低功耗TPP解码电路。
技术介绍
目前,UHFRFID技术已经广泛地应用于物流、交通、门禁等领域。在UHFRFID系统中，阅读器发送TPP编码，芯片接收以后对TPP编码进行解码，以便执行阅读器发送的命令。因此，对TPP编码的解码就是整个UHFRFID芯片的基础。常规的解码方式为使用一组计数器，记录TPP编码的长度，然后根据其值来解码。其缺陷是在解码时功耗比较大，并且对时序的要求严格。而UHFRFID芯片的功耗对性能是一个严重的挑战。降低TPP编码解码时的功耗则是降低芯片功耗的一个重要举措。可见，对于无源标签而言，功耗是一个至关重要的指标。而解码部分所消耗的能量在整个芯片中占有很大的比重，所以下行编码方式的好坏直接影响到了标签的功能，自主标准提出了TPP编码的，在带来高电平持续时间显著提高的同时，也给设计带来了不小的挑战。通常，TPP编码中Tc的取值可以是6.25us，也可以是12.5us，数据的编码方式是2个数据一组进行编码，00，01，ll，10所对应的符号长度分别为2Tc，3Tc，4Tc，5Tc，阅读器发送的大量数据可以近似认为是随机的，所以这几种编码符号出现的概率可以认为近似相等，那么最终要表示两个数据所需的平均长度为：LTPP＝(2TC+3TC+4TC+5TC)/4＝3.5TC(1)LTPP＝21.875or43.75us(2)从式(1)、(2)比较可以看出，在高速率前向传输的情况下，TPP编码传输同样的数据量比PIE编码所需的时间稍长，这样就导致标签在对其进行解码时，解码的计数器需要计数到一个比较大的值。更加严重的是，TPP编码是采取一个编码符号代表两个数据的方式来发送数据的，而PIE一个编码符号代表一个数据，意味着在电路中TPP解码计数器在解码两个数据之后才会复位，而PIE解码计数器在解码一个数据之后就会复位，所以在TPP解码时用到的计数器就会比PIE解码时用到的计数器的计数值大，带来功耗上的劣势。在UHFRFID芯片的设计中计数器会带来比较大的功耗开销，特别是当驱动计数器时钟频率很高的时候，计数器翻转就会比较频繁，功耗就会急剧的升高，在解码部分就存在这样的问题，采用1.92M时钟对符号长度进行计数，并对计数值进行判断从而判定接收的数据是什么，如果一个编码符号持续的时间比较长，那么计数器的计数值就会大，翻转的次数就会很多。图1所示，传统的TPP解码方式采用同步计数器计算TPP编码符号的长度。同步计数器结构上可以看作是由计算下一计数值的组合逻辑和触发器组成，所有触发器的时钟端为同一个时钟脉冲，在运行时组合逻辑和触发器会产生比较大的功耗。而对于UHFRFID芯片来说，功耗对识别距离的影响很大，因此，降低功耗是很重要的挑战。
技术实现思路
本技术目的是针对现有技术存在的缺陷提供一种低功耗TPP解码电路，其将传统的单组计数器改为交替工作的双行波计数器的结构。通过使用交替工作的双计数器，在记录下一个TPP编码的长度时，记录前一组TPP编码长度的计数器保持不变，降低了对时序的要求。而使用行波计数器来代替常规计数器，则大大降低了功耗。本技术为实现上述目的，采用如下技术方案：一种低功耗TPP解码电路，包括输入采样模块、两个行波计数器、计数器输出选择模块以及比较器；其中，所述的输入采样模块，其用于对输入的TPP编码信号进行采样，输出两路行波计数器使能信号给两个行波计数器，输出一路计数器输出选择信号给所述计数器输出选择模块；所述的两个行波计数器，其用于计算TPP编码的长度，其采用交替工作的模式，当两个行波计数器中的一个在工作时，另一个保持之前的计数值不变；所述的计数器输出选择模块，其根据所述输入采样模块的输出的计数器输出选择信号，选择两个行波计数器中计数值保持不变的那个行波计数器的计数值作为所述比较器的输入，用以译码数字信号；所述的比较器，其用于通过对输入的计数值对预先设定的值进行比较，解码出相应的数字信号。本技术的有益效果：本新型实用采用两个行波计数器代替了传统的同步计数器计算TPP编码符号的长度，不仅结构简单，制造成本低，而且大大降低了电路的运行功耗。另外，本技术的行波计数器结构简单，仅由几个触发器构成，且下一级触发器的时钟端为上一级触发器的数据输出，因此，下一级触发器的翻转率为上一级触发器的二分之一，由此，大大降低了运行时的功耗。附图说明图1传统的同步计数器结构示意图。图2本技术的电路原理示意图。图3本技术的行波计数器结构示意图。具体实施方式图2所示，涉及一种基于UHFRFID芯片的TPP解码电路，包括输入采样模块、两个行波计数器、计数器输出选择模块以及比较器；其中，所述的输入采样模块，其用于对输入的TPP编码信号进行采样，输出两路行波计数器使能信号给两个行波计数器，输出一路计数器输出选择信号给所述计数器输出选择模块；所述的两个行波计数器，其用于计算TPP编码的长度，其采用交替工作的模式，当两个行波计数器中的一个在工作时，另一个保持之前的计数值不变；所述的计数器输出选择模块，其根据所述输入采样模块的输出的计数器输出选择信号，选择两个行波计数器中计数值保持不变的那个行波计数器的计数值作为所述比较器的输入，用以译码数字信号；所述的比较器，其用于通过对输入的计数值对预先设定的值进行比较，解码出相应的数字信号。其工作原理为：输入采样对TPP编码符号采样，同时同时输出两个行波计数器的使能信号及计数器输出选择信号。两个行波计数器的选择信号互为取反，保证两个计数器只有一个在工作，另一个的值保持不变。在采样的同时，工作中的一个行波计数器对采样后的TPP编码符号长度计数，在一个TPP编码符号完成后，使能信号取反，该行波计数器停止工作，计数值保持不变。计数值输出选择模块将该行波计数器的计数值输出给比较器，比较器通过比较该计数值与预先设定的值比较，得出解码后的结果。如图3所示，本技术中的两个行波计数器1、2中，优选的技术方案是，每个行波计数器是由多个串联的触发器构成的级联结构；其中，第一级触发器的时钟端接主时钟，而后的触发器的时钟端接上一级触发器的输出。因此，下一级触发器的翻转率为上一级触发器的二分之一，大大降低了运行时的功耗。本技术采用了行波计数器的方式来对TPP的编码进行计数解码，下面以1.92MHz时钟解码为例分析TPP解码的功耗优化情况。若以位宽为5的计数器为例说明，如果采用传统的同步计数器，那么5个寄存器都由1.92MHz时钟驱动，工作时5个寄存器都处于高速翻转的状态；如果采用行波计数器，那么只有最低位的计数器被1.92MHz时钟驱动，其余的高位寄存器被低位的寄存器逐级驱动，在工作时，只有最低位的翻转率为1.92MHz，越往高位则以2的指数的倍率递减。通过式(3)计算可知，最终这个位宽为5的计数器的功耗一半以上部分都集中在最低位的寄存器上，而最高位的计数器的功耗几乎可以忽略不计。P4=124P3=123P2=122P1=12P0---(3)]]>在TPP解码时采用这种方法，就使得TPP解码本身所带来的需要计数器模值较大、计数器位宽过多带来的功耗上的劣势得到缓解。因为无论是TPP还是PIE编码，他们的功耗都集中在最低位的计数器上，与计数器位宽及模值的本文档来自技高网...

【技术保护点】
一种低功耗TPP解码电路，其特征在于，包括输入采样模块、两个行波计数器、计数器输出选择模块以及比较器；其中，所述的输入采样模块，其用于对输入的TPP编码信号进行采样，输出两路行波计数器使能信号给两个行波计数器，输出一路计数器输出选择信号给所述计数器输出选择模块；所述的两个行波计数器，其用于计算TPP编码的长度，其采用交替工作的模式，当两个行波计数器中的一个在工作时，另一个保持之前的计数值不变；所述的计数器输出选择模块，其根据所述输入采样模块的输出的计数器输出选择信号，选择两个行波计数器中计数值保持不变的那个行波计数器的计数值作为所述比较器的输入，用以译码数字信号；所述的比较器，其用于通过对输入的计数值对预先设定的值进行比较，解码出相应的数字信号。

【技术特征摘要】
1.一种低功耗TPP解码电路，其特征在于，包括输入采样模块、两个行波计数器、计数器输出选择模块以及比较器；其中，所述的输入采样模块，其用于对输入的TPP编码信号进行采样，输出两路行波计数器使能信号给两个行波计数器，输出一路计数器输出选择信号给所述计数器输出选择模块；所述的两个行波计数器，其用于计算TPP编码的长度，其采用交替工...

【专利技术属性】
技术研发人员：刘俊伟，向晓安，蔡友，张建，王立泉，
申请(专利权)人：无锡键桥电子科技有限公司，
类型：新型
国别省市：江苏;32