具有非易失性存储器单元与参考单元的集成电路制造技术

本发明专利技术提供了一种具有阻抗漂移的非易失性存储器单元与参考单元的集成电路。在该集成电路中，阻抗漂移可由更新非易失性存储器单元与参考单元而解决。方法之一包括，进行编程操作且在该编程操作之后，条件得到满足，则进行该更新。存于参考单元内的参考阻抗被更新，感应放大器将之比较于存于一存储器单元内的该阻抗。在一方法中，编程该第一存储器单元后，更新所存储的更新状态，以表示，条件满足后，该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗被更新。在另一方法中，编程该第一存储器单元后，编程该第一参考单元。

【技术实现步骤摘要】

本专利技术是有关于一种具有阻抗存储器单元(例如相变形存储器)的非易失性存储器。
技术介绍
阻抗存储器单元(例如相变形存储器)的问题在于阻抗漂移(ResistanceDrift)。发生阻抗漂移时，自从最后一次编程操作后所经过的时间将会导致存储器单元的存储值会持续变化。图1显示具有固定参考临界值的阻抗漂移的一例。参考临界值包括第一参考11，第二参考13与第三参考15。参考临界值定义阻抗窗口的外围边界，也定义代表存储器单元的不同数据存储值的阻抗范围。因为阻抗漂移的关系，存储各个数据值的可接受阻抗范围的阻抗窗口随着时间过去而变窄。如果不解决的话，数据值的阻抗窗口将愈加窄化至不可接受，甚至完全消失，某些存储器单元所存储的阻抗值可能漂移至这些存储器单元原本所存的数据值所相关的阻抗范围的外部。例如，在图1中，阻抗值R2与R3随着时期经过而漂移至不同阻抗范围。在编程时，阻抗值R2会介于第一参考11与第二参考13之间。在编程时，阻抗值R3原本介于第二参考13与第三参考15之间，但因为阻抗漂移的关系，阻抗值R3变得高于第三参考15。在此情况下，因为阻抗值R2与R3被阻抗漂移所影响，存储阻抗值R2与R3的存储器单元所存储的阻抗值将会代表不同的数据值，不同于初始编程阻抗值所代表的初始数据值。解决阻抗漂移的方法之一是对阻抗范围之间的临界值进行多次的更新。在此方法中，因为存储器单元的阻抗值随着时间而漂移，临界值也不自然地随时间而改变。此方法非常倚赖正确的阻抗漂移模型，其可能会偏离于部分(如果为数不多的话)存储器单元的实际阻抗漂移。随着时期经过，阻抗漂移模型与实际阻抗漂移之间的差异变得更严重。例如，图2显示阻抗漂移所具的参考临界值随着时间而调整。参考临界值包括第一参考17，第二参考19与第三参考21。当然，参考临界值定义阻抗窗口的外围边界，其定义代表不同数据存储值的阻抗范围。然而，在试着补偿阻抗值的阻抗漂移时，参考临界值受到多次更新。理想上，更新后参考临界值将导致阻抗值能位于正确阻抗范围内，而没有阻抗漂移。然而，由于对模型的重度依靠将导致错误，且阻抗漂移模型与实际阻抗漂移之间的差异变得更严重。因此，需要能解决阻抗漂移，以正确反映存储器单元的阻抗值。也需要能解决阻抗漂移，其正确度不随着存储器装置的生命周期而变差。
技术实现思路
本专利技术中，对非易失性存储器单元与参考单元进行更新以解决阻抗漂移。不同的方法包括，在编程操作时进行更新，以及在编程操作之后，如果满足条件时进行更新。根据本专利技术一实施例，提出一种集成电路，包括：一第一存储器单元，具有一第一阻抗；一感应放大器电路，包括一第一参考单元，具有一第一参考阻抗；一存储器，存储该第一参考单元的一更新状态；以及一控制电路。感应放大器电路相比该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗，以比较该第一阻抗与该第一参考阻抗。该控制电路可响应于对该第一存储器单元的编程指令。编程该第一存储器单元后，该控制电路更新存于该存储器内的该更新状态以表示，一条件满足后，该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗被更新。在不同实施例中，该条件是下列其中之一：一经过周期；该控制电路接收到该集成电路的一电源关闭所造成的一信号；或，该控制电路接收到提供电源至该集成电路的一备用电源所发出的一信号。在本专利技术一实施例中，该条件满足后，该控制电路更新该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗，并更新存于该存储器内的该更新状态以表示，该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗已被更新。在本专利技术一实施例中，该第一存储器单元与该第一参考单元共享相同单元架构。例如，在一实施例中，该第一存储器单元与该第一参考单元皆为相变单元，该第一存储器单元与该第一参考单元可为香菇形，桥形，贯孔主动与孔形。在本专利技术一实施例中，该第一存储器单元与该第一参考单元共享相同可编程阻抗材质。范例包括相变材质，金属氧化材质，旋转移力矩材质，导电桥材质，磁性材质与磁阻材质。在本专利技术一实施例中，该第一阻抗存储多个位，该第一参考单元属于存储不同参考阻抗的多个参考单元之一，该感应放大器电路将该第一阻抗相比于该些不同参考阻抗，以决定该第一阻抗所代表的该些位，且该条件满足后，该些参考单元被更新。根据本专利技术另一实施例，集成电路包括：一第一存储器单元，具有一第一阻抗；一感应放大器电路，包括一第一参考单元，具有一第一参考阻抗；以及一控制电路。感应放大器电路相比该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗，以比较该第一阻抗与该第一参考阻抗。该控制电路可响应于对该第一存储器单元的编程指令，以编程该第一存储器单元与该第一参考单元。在本专利技术一实施例中，该第一存储器单元与该第一参考单元共享相同单元架构。例如，在一实施例中，该第一存储器单元与该第一参考单元皆为相变单元，该第一存储器单元与该第一参考单元可为香菇形，桥形，贯孔主动与孔形。在本专利技术一实施例中，该第一存储器单元与该第一参考单元共享相同可编程阻抗材质。范例包括相变材质，金属氧化材质，旋转移力矩材质，导电桥材质，磁性材质与磁阻材质。在本专利技术一实施例中，该第一阻抗存储多个位，该第一参考单元属于存储不同参考阻抗的多个参考单元之一，该感应放大器电路将该第一阻抗比较于该些不同参考阻抗，以决定该第一阻抗所代表的该些位，且接收该第一存储器单元的编程指令后，该控制电路编程该第一存储器单元。在本专利技术一实施例中，集成电路包括：一存储器单元阵列，包括具有多个阻抗的多个存储器单元群组；多个感应放大器，包括具有多个参考阻抗的多个参考单元组，以及一控制电路。该些感应放大器相比存于该存储器单元阵列内的该些阻抗与参考阻抗，以决定相对于该些参考阻抗的该些阻抗的值。该些参考单元组的不同参考单元组通过该些感应放大器的一对应感应放大器而耦合至该些存储器单元群组的不同存储器单元群组。该控制电路，于编程该些存储器单元群组的一第一存储器单元群组内的一或多个存储器单元后，将通过该对应感应放大器而耦合至该第一存储器单元群组的该些参考单元组的一参考单元组编程。在本专利技术一实施例中，编程该第一存储器单元群组内的该一或多个存储器单元后，该控制电路也将该第一存储器单元群组内的一或多个已编程存储器单元进行编程。在本专利技术一实施例中，集成电路包括：一存储器单元阵列，包括具有多个阻抗的多个存储器单元群组；多个感应放大器，包括具有多个参考阻抗的多个参考单元组；一存储器，存储该些存储器单元群组的多个更新状态；以及一控制电路。该些感应放大器比较存于该存储器单元阵列内的该些阻抗与参考阻抗，以决定相对于该些参考阻抗的该些阻抗的值。该些参考单元组的不同参考单元组通过该些感应放大器的一对应感应放大器而耦合至该些存储器单元群组的不同存储器单元群组。编程该些存储器单元群组的一第一存储器单元群组内的一或多个存储器单元后，该控制电路更新存于该存储器内的该些更新状态之一，以表示，一条件满足后，该第一存储器单元群组的该些阻抗与该些参考单元组的该参考单元组的该些参考阻抗被更新，该些参考单元组的该参考单元组通过该对应感应放大器而电性耦合至该第一存储器单元群组。在本专利技术一实施例中，该条件满足后，该控制电路更新该第本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包括：一第一存储器单元，具有一第一阻抗；一感应放大器电路，包括一第一参考单元，具有一第一参考阻抗；一存储器，存储该第一参考单元的一更新状态；以及一控制电路，编程该第一存储器单元后，更新存于该存储器内的该更新状态以表示一条件满足后，该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗被更新。

【技术特征摘要】
2015.07.01 US 14/788,9691.一种集成电路，其特征在于，包括：一第一存储器单元，具有一第一阻抗；一感应放大器电路，包括一第一参考单元，具有一第一参考阻抗；一存储器，存储该第一参考单元的一更新状态；以及一控制电路，编程该第一存储器单元后，更新存于该存储器内的该更新状态以表示一条件满足后，该第一存储器单元的该第一阻抗与该第一参考单元的该第一参考阻抗被更新。2.根据权利要求1所述的集成电路，其中该条件是下列其中之一：一经过周期、该控制电路接收到该集成电路的一电源关闭所造成的一信号，或该控制电路接收到提供电源至该集成电路的一备用电源所发出的一信号。3.根据权利要求1所述的集成电路，其中该第一存储器单元与该第一参考单元共享相同单元架构。4.根据权利要求1所述的集成电路，其中该第一存储器单元与该第一参考单元共享相同可编程阻抗材质。5.根据权利要求1所述的集成电路，其中该第一阻抗存储多个位，该第一参考单元存储不同参考阻抗的多个参考单元之一，该感应放大器电路比较该第一阻抗与该些不同参考阻抗，以决...

【专利技术属性】
技术研发人员：龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71