快闪存储器晶片测试方法以及中测台技术

本发明专利技术提供一种快闪存储器晶片测试方法以及中测台。所述方法包括：对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，是对该等快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；以N次回圈反复程序化以及抹除该多个快闪存储器芯片；以及在施行上述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除该等快闪存储器芯片之前，更对该等快闪存储器芯片作回烤修复。通过本发明专利技术，可以加速不良芯片的筛除。

【技术实现步骤摘要】

本专利技术是有关于快闪存储器晶片测试技术。
技术介绍
快闪存储器为目前常见的非易失性存储器。快闪存储器晶片制作成型后，需作晶片测试(waferprobing)，以筛除良率不佳的芯片。
技术实现思路
本专利技术揭露一种快闪存储器晶片测试方法以及中测台，加速不良芯片的筛除。根据本专利技术一种实施方式所实现的快闪存储器晶片测试方法包括：对一快闪存储器晶片(wafer)上的多个快闪存储器芯片(chips)施行控制信号线耐受度模拟，是对该等快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；以N次回圈反复程序化以及抹除该多个快闪存储器芯片；以及在施行上述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除该等快闪存储器芯片之前，更对该等快闪存储器芯片作回烤修复。根据本专利技术一种实施方式所实现的一快闪存储器晶片中测台(probingmachine)，包括：一探针模块；以及一微型计算机。该微型计算机操作该探针模块对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，且更操作该探针模块以N次回圈反复程序化以及抹除该多个快闪存储器芯片。上述控制信号线耐受度模拟施行之后、且上述N次回圈反复程序化以及抹除该等快闪存储器芯片施行之前，该等快闪存储器芯片经回烤修复。上述控制信号线耐受度模拟是对该等快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟。下文特举实施例，并配合所附图示，详细说明本
技术实现思路
。附图说明图1根据本专利技术一种实施方式图解一种快闪存储器晶片中测台；图2为一快闪存储器芯片中一快闪存储单元的结构简图；图3为流程图，根据本专利技术一种实施方式图解一种快闪存储器晶片测试方法；以及图4为时序图，根据本专利技术一种实施方式说明一种快闪存储器晶片测试方法。附图标记102～微型计算机；104～紫外光模块；106～探针模块；108～温度调节器；110～快闪存储器晶片；S302…S320～步骤；SOP1、SOP2～弱位筛除用的第一、第二程序化模式；SOS～弱位筛除用的字线施压模式；VBL、VBulk、VS、VWL～快闪存储单元的控制点电压。具体实施方式以下叙述列举本专利技术的多种实施例。以下叙述介绍本专利技术的基本概念，且并非意图限制本
技术实现思路
。实际专利技术范围应依照权利要求的范围界定之。图1根据本专利技术一种实施方式图解一种快闪存储器晶片中测台，包括一微型计算机102、一紫外光模块104、一探针模块106、以及一温度调节器108，用以测试一快闪存储器晶片110上的多个快闪存储器芯片(以晶片110内的格线区分)。微型计算机102除了负责控制该紫外光模块104对刚刚完成制作的该快闪存储器晶片110施作紫外线光照，更提供多种电压由该探针模块106施加于该等快闪存储器芯片的多种测试点上。特别是，微型计算机102在操作该探针模块106对该快闪存储器晶片110实施耐受度检测的过程中，更于一程序化-抹除回圈之前安排控制信号线耐受度模拟。所谓控制信号线耐受度模拟是对该等快闪存储器芯片的字线或/以及位线作耐受度模拟。字线耐受度模拟可将字线绝缘(wordlineisolation)不佳者刷出；例如，快闪存储单元的栅极与漏极绝缘不良者，或快闪存储单元的栅极与源极绝缘不良者。位线耐受度模拟可将位线绝缘(bitlineisolation)不佳者刷出；例如，解决同位线的快闪存储单元的耦合问题，或相邻位线的快闪存储单元的耦合问题。此外，一回烤修复程序更设计在上述控制信号线耐受度模拟之后、以及该程序化-抹除回圈之前，使此两阶段的耐受度测试单纯化。此外，控制信号线耐受度模拟的环境温度可有别于该程序化-抹除回圈。微型计算机102包括控制该温度调节器108提供适当的环境温度。图2为一快闪存储器芯片中一快闪存储单元的结构简图，是NAND架构，其中四个电压控制点包括：栅极(连结一字线，其上电压标号VWL)；漏极(连结一位线，其上电压标号VBL)；源极(其上电压标号VS)；以及基板(其上电压标号VBulk)。关于耐受度检测，微型计算机102包括操作该探针模块106施压该些电压控制点对相应的快闪存储单元作以下操作，包括：首程序化；首抹除；预程序化；字线耐受度模拟；位线耐受度模拟；软程序化；强抹除；回圈用程序化、回圈用抹除；弱位筛除的第一程序化；弱位筛除的字线施压；弱位筛除的位线施压；以及弱位筛除的第二程序化。在一种实施方式中，一快闪存储单元的上述不同操作的施作要点如下：首程序化：VWL＝7～10V；VBL＝3～5V；首抹除：VWL-VBulk＝-15～-20V，持续10～50ms；预程序化：VWL＝7～10V；VBL＝3～5V；字线耐受度模拟：VWL-VBulk＝>-18～-25V，持续50～2000s；位线耐受度模拟：3000～5000个脉冲型式的4～6伏特VBL；软程序化：控制VWL以及VBL使该快闪存储单元重置；强抹除：VWL-VBulk＝-18～-25V持续10～50s；回圈用程序化：VWL＝8～10.5V且VBL＝3～5V的强程序化；回圈用抹除：VWL-VBulk＝-15～-20V执行1ms的一般抹除；弱位筛除的第一程序化：VWL＝7～10V；VBL＝3～5V；弱位筛除的字线施压：VWL-VBulk＝-15～-20V；弱位筛除的位线施压；VBL＝3～5V；以及弱位筛除的第二程序化：VWL＝8～10.5V；VBL＝3～5V；其中，未特别标明电压值的控制端控制在0V。以上所谓“程序化”是使快闪存储单元往逻辑“1”程序化。以上所谓“抹除”是使快闪存储单元往逻辑“0”抹除。以上各模式的施作电压或有变动。以“程序化”操作而言，原则上是“位线耐受度模拟”的VBL高于“回圈用程序化”的VBL；例如，高出5％～15％。“位线耐受度模拟”的VBL施压时间一般设计长于“回圈用程序化”的VBL施压时间。以“抹除”操作而言，原则上是“字线耐受度模拟”的VWL-VBulk深于“回圈用抹除”的VWL-VBulk；例如，深出5％～15％。“字线耐受度模拟”的VWL-VBulk压差一般以多个脉冲型式供应。特别是，包括“字线耐受度模拟”或/以及“位线耐受度模拟”的“控制信号线耐受度模拟”的操作温度可高于“回圈用程序化”以及“回圈用抹除”所组成的“程序化-抹除回圈”。例如，“控制信号线耐受度模拟”可设计在摄氏90度环境温度操作，而“程序化-抹除回圈”可设计在摄氏25度环境温度操作。一种实施方式中，“控制信号线耐受度模拟”后设计一回烤修复程序，例如，将快闪存储器晶片110设置在摄氏150度～300度回烤修复20～60小时。“程序化-抹除回圈”安排在此“回烤修复”后施行。另外，上述“弱位筛除的第一程序化”、“弱位筛除的字线施压”、“弱位筛除的位线施压”、以及“弱位筛除的第二程序化”所组成的“弱位筛除程序”之后也可安排一回烤修复程序─例如，将快闪存储器晶片110设置在摄氏255度回烤修复24小时。图3为流程图，根据本专利技术一种实施方式图解一种快闪存储器晶片测试方法，是关于快闪存储器晶片110的耐受度检测。步骤S302，微型计算机102操作该紫外光模块104对该快闪存储器晶片110施作紫外线光照。随后，微型计算机102操作该探针模块106使该快闪存储器晶片11本文档来自技高网...

【技术保护点】
一种快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，是对所述多个快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；以N次回圈反复程序化以及抹除所述多个快闪存储器芯片；以及在施行所述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除所述多个快闪存储器芯片之前，更对所述多个快闪存储器芯片作回烤修复。

【技术特征摘要】
1.一种快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，是对所述多个快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；以N次回圈反复程序化以及抹除所述多个快闪存储器芯片；以及在施行所述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除所述多个快闪存储器芯片之前，更对所述多个快闪存储器芯片作回烤修复。2.根据权利要求1所述的快闪存储器晶片测试方法，其特征在于，在一第一环境温度对所述多个快闪存储器芯片施行所述控制信号线耐受度模拟，且在一第二环境温度以N次回圈反复程序化以及抹除对所述多个快闪存储器芯片，其中，所述第一环境温度高于所述第二环境温度。3.根据权利要求1所述的快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：在所述多个快闪存储器芯片中的一快闪存储单元的一字线端以及一基板端供应一第一电压差，作字线的耐受度模拟，其中，所述第一电压差大于N次回圈中抹除所述多个快闪存储器芯片时施加于所述快闪存储单元的所述字线端以及所述基板端之间的一第二电压差。4.根据权利要求3所述的快闪存储器晶片测试方法，其特征在于：所述第一电压差的供应时间长于所述第二电压差。5.根据权利要求1所述的快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：在所述多个快闪存储器芯片中的一快闪存储单元的一位线端供应一第一程序化电位，作位线的耐受度模拟，其中，所述第一程序化电位大于N次回圈中程序化所述多个快闪存储器芯片时施加于所述快闪存储单元的所述位线端的一第二程序化电位。6.根据权利要求5所述的快闪存储器晶片测试方法，其特征在于：所述第一程序化电位是以多个脉冲型式供应。7.一种快闪存储器晶片中测台，其特征在于，所述的快闪存储器晶片中测台包括：一...

【专利技术属性】
技术研发人员：蔡耀庭，吴怡德，连世璋，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71