具有不同奇偶校验区的存储器件制造技术

本公开的存储器包括用于半导体存储器件的控制器，该器件包括具有多个页的存储单元阵列。控制器包括：存储器控制模块，适用于将从主机提供的数据的逻辑地址转换为表示多个页中的一个页的物理地址，并且基于该物理地址和预储存的奇偶校验相关信息来确定多个工作模式中的一个工作模式。该控制器还包括：错误校正码电路，适用于根据所确定的工作模式来为从主机提供的数据产生奇偶校验数据。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年7月3日提交的申请号为10-2015-0095391的韩国专利申请的优先权，其全部公开通过引用整体地并入本文。
本公开的实施例涉及一种电子器件，具体地说，涉及一种存储器件的控制器及其操作方法。
技术介绍
可以使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实现半导体存储器件。半导体存储器件可以分为易失性存储器件和非易失性存储器件。在易失性存储器件中，断电可以导致储存在其中的数据丢失。易失性存储器件可以包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。在非易失性存储器件中，即使断电，储存在其中的数据仍可以保留。非易失性存储器件可以包括只读存储器(ROM)、可编程只读存储器(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪速存储器可以分为NOR结构和NAND结构。
技术实现思路
各种实施例针对一种存储器件的控制器及其操作方法，该存储器件具有用于单元阵列的页的不同奇偶校验数据区。在本公开的一个方面中，提供了一种用于半导体存储器件的控制器，该器件包括具有多个页的存储单元阵列，该控制器包括存储器控制模块和错误校正码电路，该存储器控制模块适用于将从主机提供的数据的逻辑地址转换为表示多个页中的一个页的物理地址并且基于该物理地址和预储存的奇偶校验相关信息来确定多个工作模式中的一个，该错误校正码电路适于根据所确定的工作模式来为从主机提供的数据产生奇偶校验数据。在一种实施方式中，奇偶校验相关信息可以包括关于奇偶校验数据区的大小的信息。奇偶校验数据区中的每个可以对应于多个页中的一个页。在一种实施方式中，奇偶校验相关信息可以包括关于多个工作模式的信息。多个工作模式中的每个可以对应于多个页中的一个页。在一种实施方式中，控制器还可以包括适用于将奇偶校验相关信息储存在其中的储存模块。在一种实施方式中，多个工作模式中的每个可以对应于用于多个页中的一个页的奇偶校验数据的位的数量。在一种实施方式中，错误校正码电路可以根据所确定的工作模式来产生奇偶校验数据，使得用于多个页中的每个页的奇偶校验数据的数量与多个页中的每个页至半导体存储器件的漏极选择线的距离成反比。在一种实施方式中，存储器控制模块还可以将要被写入的数据发送到半导体存储器件。要被写入的数据可以包括产生的奇偶校验数据与从主机提供的数据的组合。在本公开的一个方面中，提供了一种用于半导体存储器件的控制器的操作方法，该器件包括具有多个页的存储单元阵列，该方法包括：将从主机提供的数据的逻辑地址转换为表示多个页中的一个页的物理地址；基于该物理地址和预储存的奇偶校验相关信息来确定多个工作模式中的一个；以及根据所确定的工作模式来为从主机提供的数据产生奇偶校验数据。在一种实施方式中，奇偶校验相关信息可以包括关于奇偶校验数据区的大小的信息。奇偶校验数据区中的每个可以对应于多个页中的一个页。在一种实施方式中，奇偶校验相关信息可以包括关于多个工作模式的信息。多个工作模式中的每个可以对应于多个页中的一个页。在一种实施方式中，多个工作模式中的每个可以分别对应于用于多个页中的每个页的奇偶校验数据的位的数量。在一种实施方式中，可以执行产生奇偶校验数据，使得用于多个页中的每个页的奇偶校验数据的数量与多个页中的每个页至半导体存储器件的漏极选择线的距离成反比。在一种实施方式中，该方法还可以包括产生要被写入的数据，其中，要被写入的数据包括产生的奇偶校验数据与从主机提供的数据的组合。在一种实施方式中，该方法还可以将要被写入的数据发送到半导体存储器件。在本公开的一个方面中，提供了一种存储系统，其包括：具有多个页的存储单元阵列，页的每个页连接到多个字线中的每个，页中的每个页包括多个存储单元，存储单元中的每个具有多个电压状态；以及控制器，适用于基于预储存的奇偶校验相关信息来为产生多个页之中的选定的一个页产生奇偶校验数据，并且适用于控制存储单元阵列以将从主机提供的数据和产生的奇偶校验数据储存在选定的页中。在一种实施方式中，奇偶校验相关信息可以包括关于数据的位的数量与用于多个页的奇偶校验数据的位的数量之间的多个比值。在一种实施方式中，奇偶校验相关信息可以包括关于奇偶校验数据区的大小的信息。奇偶校验数据区可以分别对应于多个页。在一种实施方式中，奇偶校验相关信息可以包括关于多个工作模式的信息。多个工作模式中的每个可以对应于多个页中的一个页。多个工作模式中的每个可以分别对应于用于多个页的奇偶校验数据的位的数量。在一种实施方式中，控制器根据所确定的工作模式来产生奇偶校验数据，使得用于多个页中的每个页的奇偶校验数据的位的数量与多个页中的每个页至半导体存储器件的漏极选择线的距离成反比。根据上述方面和/或实施例，错误校正容量可以增加从而存储器件的总体可靠性可以增强。附图说明图1示出了根据本公开的实施例的存储单元区。图2A和图2B示出了根据字线的位置的失效位的出现。图3示出了主机与存储系统之间的操作。图4示出了根据本公开的实施例的包括用于存储器件的控制器的存储系统。图5示出了存储单元阵列。图6示出了根据本公开的用于存储器件的控制器的操作。图7示出了储存在根据本公开的用于存储器件的控制器中的奇偶校验相关信息的示例。图8示出了根据本公开的包括用于存储器件的控制器的存储系统。图9示出了根据本公开的包括具有用于存储器件的控制器的存储系统的计算系统。图10示出了根据本公开的存储器件控制器。具体实施方式各种实施例的示例在附图中示出并且以下进一步来描述。将理解的是，本文中的讨论并非意在将权利要求限制为所描述的特定实施例。相反地，其意在覆盖可以包括在如所附权利要求所限定的本公开的精神和范围之内的替换例、变型以及等效例。将参考附图来更详细地描述示例性实施例。然而，本公开可以以各种不同的形式来实施，而不应该被理解为限于仅仅本文中所示出的实施例。更确切地说，这些实施例被提供作为示例使得本公开将彻底和完整，并且将把本公开的方面和特征充分地传达给本领域技术人员。将理解的是，尽管在本文中可以使用术语“第一”,“第二”、“第三”等描述各种元件、部件、区域、层和/或部，但是这些元件、部件、区域、层和/或部不应该被这些术语所限制。这些术语用于区分一个元件、部件、区域、层或者部与另一个元件、部件、区域、层或者部。因此，在不脱离本公开的精神和范围的情况下，以下描述的第一元件、部件、区域、层或者部可以被称为第二元件、部件、区域、层或者部。将理解的是，在元件或者层被称为是“连接到”或者“耦接到”另一元件或层时，它可以直接在另一元件或层上、连接到或者耦接到另一元件或层，或者可以存在一个或更多个中间元件或层。此外，还将理解的是，在元件或层被称为在两个元件或者层“之间”时，它可以是两个元件或层之间的唯一元件，或者也可以存在一个或更多个中间元件或层。本文所使用的术语仅仅用于描述特定的实施例的目的，而并非意在限制本公开。如在本文中所使用的，除非上下文清楚地指示相反，否则单数形式“a”和“an”意在也包括复数形式。还将理解的是，术语“包含本文档来自技高网...

【技术保护点】
一种用于半导体存储器件的控制器，该器件包括具有多个页的存储单元阵列，控制器包括：存储器控制模块，适用于将从主机提供的数据的逻辑地址转换为表示所述多个页中的一个页的物理地址，并且基于所述物理地址和预储存的奇偶校验相关信息来确定多个工作模式中的一个工作模式；以及错误校正码电路，适用于根据所确定的工作模式来为从主机提供的数据产生奇偶校验数据。

【技术特征摘要】
2015.07.03 KR 10-2015-00953911.一种用于半导体存储器件的控制器，该器件包括具有多个页的存储单元阵列，控制器包括：存储器控制模块，适用于将从主机提供的数据的逻辑地址转换为表示所述多个页中的一个页的物理地址，并且基于所述物理地址和预储存的奇偶校验相关信息来确定多个工作模式中的一个工作模式；以及错误校正码电路，适用于根据所确定的工作模式来为从主机提供的数据产生奇偶校验数据。2.如权利要求1所述的控制器，其中，奇偶校验相关信息包括关于奇偶校验数据区的大小的信息，以及其中，所述奇偶校验数据区中的每个奇偶校验数据区可以对应于所述多个页中的一个页。3.如权利要求1所述的控制器，其中，奇偶校验相关信息包括关于所述多个工作模式的信息，以及其中，所述多个工作模式中的每个工作模式对应于所述多个页中的一个页。4.如权利要求1所述的控制器，还包括适用于将奇偶校验相关信息储存在其中的储存模块。5.如权利要求1所述的控制器，其中，所述多个工作模式分别对应于用于所述多个页中的每个页的奇偶校验数据的位的数量。6.如权利要求5所述的控制器，其中，错误校正码电路根据所确定的工作模式来产生奇偶校验数据，使得用于所述多个页中的每个页的奇偶校验数据的位的数量与所述多个页中的每个页至所述半导体存储器件的漏极选择线的距离成反比。7.如权利要求1所述的控制器，其中，存储器控制模块还将要被写入的数据发送到所述半导体存储器件，以及其中，要被写入的数据包括产生的奇偶校验数据与从主机提供的数据的组合。8.一种用于半导体存储器件的控制器的操作方法，该器件包括具有多个页的存储单元阵列，所述方法包括：将从主机提供的数据的逻辑地址转换为表示所述多个页中的一个页的物理地址；基于所述物理地址和预储存的奇偶校验相关信息来确定多个工作模式中的一个工作模式；以及根据所确定的工作模式来为从主机提供的数据产生奇偶校验数据。9.如权利要求8所述的方法，其中，奇偶校验相关信息包括关于奇偶校验数据区的大小的信息，以及其中，所述奇偶校验数据区中的每个奇...

【专利技术属性】
技术研发人员：朴玟相，朴石光，李允峰，赵诚勋，崔吉福，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR