接口侦测电路制造技术

一种接口侦测电路，包括一控制电路及一连接所述控制电路的管理芯片，所述控制电路用于连接一连接器，所述连接器用于插接一外接卡，所述控制电路用于在所述连接器没有电性插接所述外接卡时输出一第一控制信号及用于在所述连接器电性插接所述外接卡时输出一第二控制信号，所述管理芯片用于根据所述第一控制信号输出一第一输出信号及用于根据所述第二控制信号输出一第二输出信号。

【技术实现步骤摘要】

本专利技术涉及一种接口侦测电路。
技术介绍
在电脑的主板设计中，通常需要使用外接卡来满足用户的需求。有些外接卡是通过线缆的插头连接到主板的连接器上。使用时，有些线缆的插头不能很好的插入到主板的连接器上，从而使外接卡不能电性插接至连接器上而无法正常使用。因此，有必要设计一种能够侦测到外接卡是否电性插接至主板的连接器上的电路。
技术实现思路
鉴于以上内容，有必要提供一种能够判断外接卡是否电性插接至主板的连接器上的供电电路。一种接口侦测电路，包括一控制电路及一连接所述控制电路的管理芯片，所述控制电路用于连接一连接器，所述连接器用于插接一外接卡，所述控制电路用于在所述连接器没有电性插接所述外接卡时输出一第一控制信号及用于在所述连接器电性插接所述外接卡时输出一第二控制信号，所述管理芯片用于根据所述第一控制信号输出一第一输出信号及用于根据所述第二控制信号输出一第二输出信号。优选地，所述连接器包括一第一侦测引脚及一第二侦测引脚，所述第一侦测引脚用于输出所述第一侦测信号，所述第二侦测引脚用于输出所述第二侦测信号，所述第一侦测信号在所述第一侦测引脚是否电性插接所述外接卡时具有不同的电平值，所述第二侦测信号在所述第二侦测引脚是否电性插接所述外接卡时具有不同的电平值。优选地，所述第一侦测引脚及所述第二侦测引脚分别位于所述连接器相对的两端。优选地，当所述第一侦测引脚没有电性连接所述外接卡时，所述第一侦测信号为高电平信号，当所述第一侦测引脚电性连接所述外接卡时，所述第一侦测信号为低电平信号。优选地，当所述第二侦测引脚没有电性连接所述外接卡时，所述第二侦测信号为高电平信号，当所述第二侦测引脚电性连接所述外接卡时，所述第二侦测信号为低高电平信号。优选地，所述管理芯片用于在所述第一侦测信号及所述第二侦测信号均为低电平时输出所述第二输出信号。优选地，所述第二输出信号为高电平信号。优选地，所述控制电路包括一逻辑电路，所述逻辑电路为一或门，所述连接器的第一侦测引脚连接所述或门的一第一输入端，第二侦测引脚连接所述或门的一第二输入端，所述或门的一输出端连接所述管理芯片。优选地，所述第一输出信号为低电平信号。优选地，所述第一控制信号为高电平信号。与现有技术相比，上述接口侦测电路中，当所述连接器没有电性插接所述外接卡时，所述控制电路输出所述第一控制信号，从而所述管理芯片输出所述第一输出信号；当所述连接器电性插接所述外接卡时，所述控制电路输出所述第二控制信号，从而所述管理芯片输出所述第二输出信号。使用时，可以根据所述管理芯片输出的第一输出信号或第二输出信号来判断所述连接器是否电性插接所述外接卡。附图说明图1是本专利技术接口侦测电路的一较佳实施方式的一功能模块图。图2是本专利技术接口侦测电路的一较佳实施方式的一电路连接图。主要元件符号说明主板电源10第一电源11第二电源13控制电路20逻辑电路21管理芯片30侦测端31连接器40第一侦测引脚41第二侦测引脚43侦测系统50外接卡60如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式请参阅图1，本专利技术接口侦测电路的一较佳实施方式包括一主板电源10、一连接所述主板电源10的控制电路20及一连接所述控制电路20的管理芯片30。所述控制电路20用于连接一连接器40。所述主板电源10用于给所述控制电路20供电。所述管理芯片30用于连接一侦测系统50。所述连接器40用于插接一外接卡60。所述连接器40还用于输出一第一侦测信号及一第二侦测信号。所述控制电路20用于根据所述第一侦测信号及所述第二侦测信号的电平值而输出一第一控制信号或一第二控制信号。所述管理芯片30用于根据所述控制电路20输出的第一控制信号而输出一第一输出信号，并用于根据所述控制电路20输出的第二控制信号而输出一第二输出信号。所述侦测系统50用于根据所述管理芯片30输出的第一输出信号或第二输出信号来判断所述连接器40是否电性插接所述外接卡60。请参阅图2，所述主板电源10包括一第一电源11及两第二电源13。所述第一电源11及每一第二电源13均用于提供一3V的电压。所述控制电路20包括一逻辑电路21、一第一电阻R1、一第二电阻R2及一电容C1。所述逻辑电路21为一或门，并包括一第一输入端1、一第二输入端2、一电源端5、一输出端4及一接地端3。所述管理芯片30包括一侦测端31。在一实施例中，所述管理芯片30为一南桥芯片，所述侦测端31为一通用输入/输出（GeneralPurposeInputOutput，GPIO）端。所述连接器40包括一第一侦测引脚41及一第二侦测引脚43。所述第一侦测引脚41及所述第二侦测引脚43分别位于所述连接器40相对的两端。所述第一侦测引脚41用于输出所述第一侦测信号，所述第二侦测引脚43用于输出所述第二侦测信号。所述第一侦测信号在所述第一侦测引脚41是否电性插接所述外接卡60时具有不同的电平值，所述第二侦测信号在所述第二侦测引脚43是否电性插接所述外接卡60时具有不同的电平值。在一实施例中，当所述第一侦测引脚41未电性插接所述外接卡60时，所述第一侦测信号为高电平信号，否则为低电平信号；当所述第二侦测引脚43未电性插接所述外接卡60时，所述第二侦测信号为高电平信号，否则为低电平信号。其中一第二电源13连接所述第一电阻R1的一端。所述第一电阻R1的另一端连接所述连接器40的第一侦测引脚41及连接所述逻辑电路21的第一输入端1。另一第二电源13连接所述第二电阻R2的一端。所述第二电阻R2的另一端连接所述连接器40的第二侦测引脚43及连接所述逻辑电路21的第二输入端2。所述逻辑电路21的电源端5连接所述第一电源11及通过所述电容C1接地。所述逻辑电路21的输出端4连接所述管理芯片30的侦测端31。所述逻辑电路21的接地端3接地。侦测时，当所述第一侦测信号为高电平信号及所述第二侦测信号为高电平信号时，所述逻辑电路21输出一高电平的第一控制信号，所述管理芯片30接收到所述高电平的第一控制信号后输出一低电平的第一输出信号，所述侦测系统50接收到所述低电平的第一输出信号后判断所述连接器40未电性插接所述外接卡60。当所述第一侦测信号为高电平信号及所述第二侦测信号为低电平信号时，所述逻辑电路21输出所述高电平的第一控制信号，所述管理芯片30接收到所述高电平的第一控制信号后输出所述低电平的第一输出信号，所述侦测系统50接收到所述低电平的第一输出信号后判断所述连接器40未电性插接所述外接卡60。当所述第一侦测信号为低电平信号及所述第二侦测信号为高电平信号时，所述逻辑电路21输出所述高电平的第一控制信号，所述管理芯片30接收到所述高电平的第一控制信号后输出所述低电平的第一输出信号，所述侦测系统50接收到所述低电平的第一输出信号后判断所述连接器40未电性插接所述外接卡60。当所述第一侦测信号为低电平信号及所述第二侦测信号为低电平信号时，所述逻辑电路21输出一低电平的第二控制信号，所述管理芯片30接收到所述低电平的第二控制信号后后输出一高电平的第二输出信号，所述侦测系统50接收到所述高电平的第二输出信号后判断所述连接器40电性插接所述外接卡60。上述接口侦测电路中，当所述连接器40电性插接所述外接卡60时，所述连接器40输出所述低电平的第一侦本文档来自技高网...

【技术保护点】
一种接口侦测电路，其特征在于：所述接口侦测电路包括一控制电路及一连接所述控制电路的管理芯片，所述控制电路用于连接一连接器，所述连接器用于插接一外接卡，所述控制电路用于在所述连接器没有电性插接所述外接卡时输出一第一控制信号及用于在所述连接器电性插接所述外接卡时输出一第二控制信号，所述管理芯片用于根据所述第一控制信号输出一第一输出信号及用于根据所述第二控制信号输出一第二输出信号。

【技术特征摘要】
1.一种接口侦测电路，其特征在于：所述接口侦测电路包括一控制电路及一连接所述控制电路的管理芯片，所述控制电路用于连接一连接器，所述连接器用于插接一外接卡，所述控制电路用于在所述连接器没有电性插接所述外接卡时输出一第一控制信号及用于在所述连接器电性插接所述外接卡时输出一第二控制信号，所述管理芯片用于根据所述第一控制信号输出一第一输出信号及用于根据所述第二控制信号输出一第二输出信号。2.如权利要求1所述的接口侦测电路，其特征在于：所述连接器包括一第一侦测引脚及一第二侦测引脚，所述第一侦测引脚用于输出一第一侦测信号，所述第二侦测引脚用于输出一第二侦测信号，所述第一侦测信号在所述第一侦测引脚是否电性插接所述外接卡时具有不同的电平值，所述第二侦测信号在所述第二侦测引脚是否电性插接所述外接卡时具有不同的电平值。3.如权利要求2所述的接口侦测电路，其特征在于：所述第一侦测引脚及所述第二侦测引脚分别位于所述连接器相对的两端。4.如权利要求2所述的接口侦测电路，其特征在于：当所述第一侦测引脚没有电性连接所...

【专利技术属性】
技术研发人员：彭章龙，
申请(专利权)人：鸿富锦精密工业武汉有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：湖北;42