一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：a)提供形成有伪栅极结构的半导体衬底；b)形成层间介电层，填充伪栅极结构之间的间隙；c)去除伪栅极结构，形成沟槽；d)在沟槽底部形成界面层，在沟槽侧壁和界面层顶部依次形成高k介电层和覆盖层；e)在覆盖层上依次形成阻挡层和第一功函数设定金属层；f)去除位于NMOS区的第一功函数设定金属层；g)在沟槽中依次形成第二功函数设定金属层和金属栅极材料层，其中，在步骤a)和步骤b)之间、步骤d)和步骤e)之间、步骤e)和步骤f)之间及步骤f)和步骤g)之间任选其一、其二、其三或者全选实施使第二功函数设定金属层完全覆盖NMOS区的沟道区的处理步骤。根据本发明专利技术，可以避免造成NMOS功函数的上翘。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用高k-金属栅极工艺。对于具有较小数值工艺节点的CMOS而言，所述高k-金属栅极工艺通常为后栅极工艺，其实施过程为先高k介电层后金属栅极和后高k介电层后金属栅极两种。前者的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层(cappinglayer)和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，之后去除伪栅极结构中的牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积阻挡层(barrierlayer)、功函数金属层(workfunctionmetallayer)和浸润层(wettinglayer)；进行金属栅极材料(通常为铝)的填充。后者的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的牺牲介电层和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，之后去除伪栅极结构中的牺牲介电层和牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积界面层、高k介电层、覆盖层、阻挡层、功函数金属层和浸润层；进行金属栅极材料(通常为铝)的填充。随着半导体器件特征尺寸的不断缩减，实施后高k介电层后金属栅极工艺时，在去除牺牲介电层和牺牲栅极材料层之后进行金属栅极材料的填充之前，需要依次沉积界面层、高k介电层、覆盖层、阻挡层、功函数金属层和浸润层，所述沉积的工艺窗口受到伪栅极结构特征尺寸的极大限制，将会引发NMOS功函数的上翘(roll-up)现象。去除伪栅极结构后形成的沟槽侧壁依次形成有高k介电层、覆盖层和阻挡层，其中，覆盖层和阻挡层的功函数接近于PMOS功函数，这将会使形成的NMOS功函数设定金属层不能覆盖整个沟道区的上方，随着沟道长度的减小，NMOS的阈值电压将会升高，进而造成NMOS功函数的上翘。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：a)提供具有NMOS区和PMOS区的半导体衬底，在所述半导体衬底上形成有包括自下而上层叠的牺牲栅介电层和牺牲栅电极层的伪栅极结构；b)在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；c)去除所述伪栅极结构，形成沟槽；d)在所述沟槽底部形成界面层，在所述沟槽的侧壁和界面层的顶部依次形成高k介电层和覆盖层；e)在所述覆盖层上依次形成阻挡层和第一功函数设定金属层；f)去除位于所述NMOS区的第一功函数设定金属层；g)在所述沟槽中依次形成第二功函数设定金属层和金属栅极材料层，其中，在步骤a)和步骤b)之间、步骤d)和步骤e)之间、步骤e)和步骤f)之间以及步骤f)和步骤g)之间任选其一、其二、其三或者全选实施使所述第二功函数设定金属层完全覆盖所述NMOS区的沟道区的处理步骤。在一个示例中，在步骤a)和步骤b)之间实施的所述处理步骤为对所述NMOS区实施大角度的离子注入，以扩大形成的轻掺杂漏极的位于所述伪栅极结构下方的一端的延伸距离。在一个示例中，实施所述离子注入时，将所述半导体衬底旋转4次，每次旋转的角度均为90度，所述离子注入的能量为1keV-10keV，入射角度为20度-40度，注入元素为磷或砷，剂量大于1.0×e13atoms/cm2。在一个示例中，在步骤d)和步骤e)之间实施的所述处理步骤包括：在所述层间介电层上形成牺牲层；蚀刻所述牺牲层，以仅在位于所述沟槽底部的覆盖层上留有所述牺牲层；通过干法蚀刻、湿法蚀刻或者二者的结合去除未被所述牺牲层遮蔽的覆盖层；通过剥离工艺去除所述牺牲层。在一个示例中，蚀刻所述牺牲层后，在位于所述沟槽底部的覆盖层上留有的所述牺牲层的厚度为50埃-200埃。在一个示例中，在步骤e)和步骤f)之间实施的所述处理步骤包括：在所述层间介电层上依次形成另一牺牲层和图案化的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述另一牺牲层，以仅在位于所述沟槽底部的第一功函数设定金属层上留有所述另一牺牲层。在一个示例中，蚀刻所述另一牺牲层后，位于所述沟槽底部的第一功函数设定金属层上留有的所述另一牺牲层的厚度为50埃-200埃。在一个示例中，在步骤e)和步骤f)之间实施所述处理步骤后，实施步骤f)的过程包括：通过干法蚀刻、湿法蚀刻或者二者的结合去除未被所述另一牺牲层遮蔽的第一功函数设定金属层、阻挡层和覆盖层；通过剥离工艺去除位于所述NMOS区的残余的所述另一牺牲层；通过干法蚀刻、湿法蚀刻或者二者的结合去除位于所述NMOS区的残余的所述第一功函数设定金属层；通过剥离工艺去除所述光刻胶层和位于所述光刻胶层下方的所述另一牺牲层。在一个示例中，在步骤f)和步骤g)之间实施的所述处理步骤为对所述NMOS区实施离子注入，使所述覆盖层和所述阻挡层的功函数接近于后续形成的所述第二功函数设定金属层的功函数。在一个示例中，实施所述离子注入时，将所述半导体衬底旋转4次，每次旋转的角度均为90度，所述离子注入的能量小于2keV，入射角度为10度-30度，注入元素为铝、砷、氟、氧或氮，剂量大于1.0×e14atoms/cm2。在一个实施例中，本专利技术还提供一种采用上述方法制造的半导体器件。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。根据本专利技术，可以使形成的所述第二功函数设定金属层覆盖整个沟道区的上方，避免造成NMOS功函数的上翘。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1F为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；图2A-图2E为根据本专利技术示例性实施例二的方法依次实施的步骤所分别获得的器件的示意性剖面图；图3A-图3F为根据本专利技术示例性实施例三的方法依次实施的步骤所分别获得的器件的示意性剖面图；图4A-图4F为根据本专利技术示例性实施例四的方法依次实施的步骤所分别获得的器件的示意性剖面图；图5为根据本专利技术示例性实施例的方法依次实施的步骤的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的半导体器件及其制造方法、电子装置。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。[示例性实施例一]参照图1A-图1F，其中示出了根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先，本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：a)提供具有NMOS区和PMOS区的半导体衬底，在所述半导体衬底上形成有包括自下而上层叠的牺牲栅介电层和牺牲栅电极层的伪栅极结构；b)在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；c)去除所述伪栅极结构，形成沟槽；d)在所述沟槽底部形成界面层，在所述沟槽的侧壁和界面层的顶部依次形成高k介电层和覆盖层；e)在所述覆盖层上依次形成阻挡层和第一功函数设定金属层；f)去除位于所述NMOS区的第一功函数设定金属层；g)在所述沟槽中依次形成第二功函数设定金属层和金属栅极材料层，其中，在步骤a)和步骤b)之间、步骤d)和步骤e)之间、步骤e)和步骤f)之间以及步骤f)和步骤g)之间任选其一、其二、其三或者全选实施使所述第二功函数设定金属层完全覆盖所述NMOS区的沟道区的处理步骤。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：a)提供具有NMOS区和PMOS区的半导体衬底，在所述半导体衬底上形成有包括自下而上层叠的牺牲栅介电层和牺牲栅电极层的伪栅极结构；b)在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；c)去除所述伪栅极结构，形成沟槽；d)在所述沟槽底部形成界面层，在所述沟槽的侧壁和界面层的顶部依次形成高k介电层和覆盖层；e)在所述覆盖层上依次形成阻挡层和第一功函数设定金属层；f)去除位于所述NMOS区的第一功函数设定金属层；g)在所述沟槽中依次形成第二功函数设定金属层和金属栅极材料层，其中，在步骤a)和步骤b)之间、步骤d)和步骤e)之间、步骤e)和步骤f)之间以及步骤f)和步骤g)之间任选其一、其二、其三或者全选实施使所述第二功函数设定金属层完全覆盖所述NMOS区的沟道区的处理步骤。2.根据权利要求1所述的方法，其特征在于，在步骤a)和步骤b)之间实施的所述处理步骤为对所述NMOS区实施大角度的离子注入，以扩大形成的轻掺杂漏极的位于所述伪栅极结构下方的一端的延伸距离。3.根据权利要求2所述的方法，其特征在于，实施所述离子注入时，将所述半导体衬底旋转4次，每次旋转的角度均为90度，所述离子注入的能量为1keV-10keV，入射角度为20度-40度，注入元素为磷或砷，剂量大于1.0×e13atoms/cm2。4.根据权利要求1所述的方法，其特征在于，在步骤d)和步骤e)之间实施的所述处理步骤包括：在所述层间介电层上形成牺牲层；蚀刻所述牺牲层，以仅在位于所述沟槽底部的覆盖层上留有所述牺牲层；通过干法蚀刻、湿法蚀刻或者二者的结合去除未被所述牺牲层遮蔽的覆盖层；通过剥离工艺去除所述牺牲层。5.根据权利要求4所述的方法，其特征在于，蚀刻所...

【专利技术属性】
技术研发人员：赵杰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31