基于环形振荡器的电路时间延时实时检测装置制造方法及图纸

本发明专利技术涉及电子电路延时实时检测技术，为一方面能够实现对集成电路整体的时间延时进行检测，另一方面能够集成到电路的内部，检测电路当中某一部分的时间延时变化，提供一种轻量级的电路时间延时检测结构。本发明专利技术采用的技术方案是，基于环形振荡器的电路时间延时实时检测装置，由环形振荡器和起到缓冲作用的反相器B构成；奇数个反相器单元进行环形相连的方式，构成环形振荡器；被测电路连接在环形振荡器中两个反相器单元之间；环形振荡器经反相器B输出用于检测的振荡信号。本发明专利技术主要应用于电子电路延时实时检测场合。

【技术实现步骤摘要】

本专利技术涉及电子电路延时实时检测技术，具体讲,涉及基于环形振荡器的电路时间延时实时检测装置。
技术介绍
时间作为一个基本的物理量，在科学研究中拥有很重要的作用，随着信息社会的发展，集成电路在人们日常生活中得到了越来越广泛的应用，随着数字电路的逐渐普及，一些高精度的电路时间延时结构也相继被提出，包括时间间隔表(TIM)、时间数字化器(TimeDigitizer)、时间计数器(TC)及时间数字转换器(TDC)等[1]。但是这些结构往往比较复杂，而且需要有专用的外围电路辅助才能发挥作用，而在一些应用场景中，我们只需要粗略知道电路的时间延时变化情况，此外，在某些硬件资源严重受限的电路当中，例如智能卡芯片、物联网标签电路等，我们需要轻量级的电路时间延时变换检测结构。参考文献1、ChenP,ChenCC,TsaiCC,etal.Atime-to-digital-converter-basedCMOSsmarttemperaturesensor[C]//IEEEInternationalSymposiumonCircuitsandSystems.2005:1642-1648.2、韩文超.环形振荡器[J].集成电路应用,1986(2).
技术实现思路
为克服现有技术的不足，本专利技术旨在一方面能够实现对集成电路整体的时间延时进行检测，另一方面能够集成到电路的内部，检测电路当中某一部分的时间延时变化，提供一种轻量级的电路时间延时检测结构。本专利技术采用的技术方案是，基于环形振荡器的电路时间延时实时检测装置，由环形振荡器和起到缓冲作用的反相器B构成；奇数个反相器单元进行环形相连的方式，构成环形振荡器；被测电路连接在环形振荡器中两个反相器单元之间；环形振荡器经反相器B输出用于检测的振荡信号。每个反相器单元由一个NMOS晶体管和一个PMOS晶体管构成，两个晶体管的栅极连在一起作为输入，漏极连在一起作为输出；当输入是高电平时，NMOS管导通而PMOS管截止，输出被拉到地；当输入是低电平时，PMOS管导通而NMOS管截止，输出被拉到高电平，因而实现对输入反相的功能。环形振荡器的频率表示为：N为反相器单元的个数，td为单个反相器单元造成的延时，tw为连接线总延时，tc为被测电路延时，测得环形振荡器的频率由上述公式计算出tw。本专利技术的特点及有益效果是：本专利技术采用，能够对待检测电路的时间延时情况进行实时的检测，提供了一种轻量级的集成电路时间延时检测结构。附图说明：图1反相器结构图。图2环形振荡器结构。图3考虑实际连接线延时的环形振荡器结构。图4集成电路时间延时实时检测结构。具体实施方式针对集成电路专用芯片(ASIC)，本专利技术以一种以反相器为基本单元的环形振荡器[2]，设计了一种轻量级的集成电路时间延时检测结构，不仅可以检测整体电路的时间延时，还可以集成到专用芯片当中，检测集成电路当中某一部分的时间延时变化。本专利技术的技术方案是：1.以反相器为基本单元的环形振荡器对时间敏感的特性分析。本专利技术中，使用由多个基本反相器单元进行环形相连的方式，来构成环形振荡器，单个反相器结构如图1所示。每个反相器由一个NMOS晶体管和一个PMOS晶体管构成，两个晶体管的栅极连在一起作为输入，漏极连在一起作为输出。当输入是高电平时，NMOS管导通而PMOS管截止，输出被拉到地；当输入是低电平时，PMOS管导通而NMOS管截止，输出被拉到高电平，因而可以实现对输入反相的功能。如图2所示，是基于由奇数个反相器构成的环形振荡器的结构示意图，设每级延时电路的延时时间为td，电路由N级构成，故其总的延时时间为N*td。由于反相的次数为180度的奇数倍，故要完成一个周期的振荡的时间为2*N*td。由于周期与频率互为倒数关系，所以环形振荡器的频率可以表示为通过将反相器首尾相连可以构成环形振荡器，如果有奇数个反相器级联，那么最后一级的反相器输出与第一级的反相器输入正好极性相反，这样连接起来可以产生振荡。上述分析没有考虑到实际在应用中的连接线的延时，设连接线总延时为tw，对于图2所示的结构进行优化，将连接线上面的延时用一个延时单元代替，此时环形振荡器环路中再无其他产生时间延时的部分，结构如图3所示，考虑到连接线延时以后，环形振荡器的频率可以表示为因此，如果tw改变，会影响环形振荡器的频率输出，也即环形振荡器对于连接线时间延时的改变敏感。2.环形振荡器作为电路时间延时检测结构在基本反向器单元的时间延时td为固定值的条件下，由于环形振荡器对于连接线的时间延时改变敏感，因此可以将环形振荡器的环形链路打开，插入待检测时间延时的电路，进而可以通过检测环形振荡器的频率输出来检测插入的待检测电路的时间延时。具体检测结构如图4所示。A1、A2、A3、A4、A5为5个反相器，级联形成环形振荡器，W为等效的连接线总延时模块，反相器B起到缓冲的作用，Circuit为待检测时间延时的电路，O点为电路的输出，电路的输出为频率信号。设Circuit电路的时间延时为tc，则电路时间延时检测结构的输出为，若电路的时间延时变大，tc增大，则f变小，若电路的时间延时变小，tc减小，则f变大；此外，在实际应用中，还可以通过计算，得到具体的待测电路时间延时变化数值。本专利技术中，对环形振荡器结构首先会测量得到一个初始数值，针对现场可编程门阵列(FPGA)，可以通过现有软件，例如ModelSim或者ISE等，直接得到线路的总延时。针对专用集成电路(ASIC)，在模拟专用电路方面，线路的总延时可以通过版图后仿真，根据建立时间等参数计算得到，在数字专用电路方面，线路的总延时可以通过软件，例如PrimeTime等，直接得出。由于本专利技术中使用到的反相器为目前主流集成电路的基本单元，因此可以将本专利技术的结构植入到集成电路当中，无需其他额外的外围电路辅助等。在使用该结构前，首先需要确认待检测电路的输入及输出端口，然后将本专利技术中的环形振荡器电路时间延时检测结构连接到待检测电路的输入及输出端口，当电路运行时，通过检测结构的输出频率值即可对待检测电路的时间延时信息进行检测。本专利技术的保护范围并不以上述实施方式为限，本领域普通技术人员根据本专利技术所揭示内容所作的等效修饰或变化，皆应纳入保护范围。本文档来自技高网...

【技术保护点】
一种基于环形振荡器的电路时间延时实时检测装置，其特征是，由环形振荡器和起到缓冲作用的反相器B构成；奇数个反相器单元进行环形相连的方式，构成环形振荡器；被测电路连接在环形振荡器中两个反相器单元之间；环形振荡器经反相器B输出用于检测的振荡信号。

【技术特征摘要】
1.一种基于环形振荡器的电路时间延时实时检测装置，其特征是，由环形振荡器和起到缓冲作用的反相器B构成；奇数个反相器单元进行环形相连的方式，构成环形振荡器；被测电路连接在环形振荡器中两个反相器单元之间；环形振荡器经反相器B输出用于检测的振荡信号。2.如权利要求1所述的基于环形振荡器的电路时间延时实时检测装置，其特征是，每个反相器单元由一个NMOS晶体管和一个PMOS晶体管构成，两个晶体管的栅极连在一起作为输入，...

【专利技术属性】
技术研发人员：赵毅强，何家骥，刘阿强，李跃辉，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12