用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法技术

本发明专利技术提供了用于形成分裂栅极闪存单元的方法以及产生的集成电路。提供具有存储单元区和电容器区的半导体衬底。电容器区包括一个或多个牺牲浅沟槽隔离(STI)区。对一个或多个牺牲STI区实施第一蚀刻以去除一个或多个牺牲STI区以及暴露与一个或多个牺牲STI区对应的一个或多个沟槽。在作为一个或多个沟槽的衬垫的半导体衬底的区域内注入掺杂剂。形成填充一个或多个沟槽的导电层。对导电层实施第二蚀刻以在存储单元区上方形成存储单元的控制栅极和选择栅极的一个以及在电容器区上方形成指状沟槽电容器的上电极。本发明专利技术的实施例还涉及用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法。

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路器件，更具体地，涉及用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法。
技术介绍
半导体制造工业中的区域是将复合半导体器件的不同半导体组件集成到共同的半导体结构内。这种集成有利地允许较低的制造成本、简化的制造工序和增大的运行速度。一种类型的复合半导体器件是嵌入式闪存器件。嵌入式闪存器件包括闪存单元和支持闪存单元的运行的逻辑器件的阵列。
技术实现思路
本专利技术的实施例提供了一种用于制造集成电路的方法，所述方法包括：提供具有存储单元区和电容器区的半导体衬底，其中，所述电容器区包括一个或多个牺牲浅沟槽隔离(STI)区；对所述一个或多个牺牲STI区实施第一蚀刻以去除所述一个或多个牺牲STI区以及暴露与所述一个或多个牺牲STI区对应的一个或多个沟槽；在作为所述一个或多个沟槽的衬垫的所述半导体衬底的区域内注入掺杂剂；在所述半导体衬底上方形成导电层，并且所述导电层填充所述一个或多个沟槽；对所述导电层实施第二蚀刻以在所述存储单元区上方形成存储单元的控制栅极和选择栅极的一个以及在所述电容器区上方形成指状沟槽电容器的上电极。本专利技术的另一实施例提供了一种集成电路，包括：半导体衬底，具有存储单元区和电容器区，其中，所述电容器区包括一个或多个沟槽；存储单元，布置在所述存储单元区上方，其中，所述存储单元包括多晶硅选择栅极、沿着所述多晶硅选择栅极的侧面的多晶硅控制栅极以及电荷捕获介电层，其中，所述电荷捕获介电层布置在控制栅极下方以及选择栅极和控制栅极的相邻侧壁之间；以及指状沟槽电容器，布置在所述一个或多个沟槽中的所述电容器区上方，其中，所述指状沟槽电容器包括与所述半导体衬底中的掺杂区对应的下电极以及由多晶硅制成并且通过电容器介电层与所述下电极分隔开的上电极，所述电容器介电层作为所述一个或多个沟槽的衬垫。本专利技术的又一实施例提供了一种嵌入式闪存器件，包括：半导体衬底，具有存储单元区、逻辑区以及布置在所述存储单元区和所述逻辑区之间的电容器区，其中，所述电容器区包括一个或多个沟槽；存储单元，布置在所述存储单元区上方，其中，所述存储单元包括选择栅极、控制栅极和电荷捕获介电层，其中，所述电荷捕获介电层布置在所述控制栅极下方以及所述选择栅极和所述控制栅极的相邻侧壁之间；指状沟槽电容器，布置在所述一个或多个沟槽中的所述电容器区上方，其中，所述指状沟槽电容器包括与所述半导体衬底间隔开的上电极；导电层，包括所述上电极以及所述选择栅极和所述控制栅极的一个；以及逻辑器件，布置在所述逻辑区上方，其中，所述逻辑器件包括通过中间介电层与所述半导体衬底间隔开的栅极。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A示出具有分裂栅极闪存单元、指状沟槽电容器和多晶硅基逻辑器件的集成电路的一些实施例的截面图。图1B示出图1A的集成电路的一些实施例的纵视图。图1C示出具有分裂栅极闪存单元、指状沟槽电容器和金属基逻辑器件的集成电路的一些实施例的截面图。图2A示出具有分裂栅极闪存单元、指状沟槽电容器和多晶硅基逻辑器件的集成电路的其他实施例的截面图。图2B示出图2A的集成电路的一些实施例的纵视图。图2C示出图2A的集成电路的一些实施例的截面图。图3示出用于制造具有分裂栅极闪存单元、指状沟槽电容器和金属基逻辑器件的集成电路的方法的一些实施例的流程图。图4示出图3的方法的一些更详细的实施例的流程图。图5至图19示出处于制造的各个阶段的集成电路的一些实施例的一系列截面图，集成电路包括分裂栅极闪存单元和指状沟槽电容器。图20示出图3的方法的其他更详细的实施例的流程图。图21至图34示出处于制造的各个阶段的集成电路的一些实施例的一系列截面图，集成电路包括分裂栅极闪存单元和指状沟槽电容器。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。此外，为了便于描述，本文中可以使用“第一”、“第二”、“第三”等以区分一幅图或一系列图的不同元件。“第一”、“第二”、“第三”等不旨在描述相应的元件。因此，结合第一图描述的“第一介电层”可以不必对应于结合另一图描述的“第一介电层”。嵌入式闪存器件包括闪存单元和支持闪存单元的运行的逻辑器件。例如，闪存单元包括堆叠栅极闪存单元和分裂栅极闪存器件(例如，金属-氧化物-氮化物-氧化物-半导体(MONOS)存储单元)。与堆叠栅极闪存单元相比，分裂栅极闪存单元具有较低的功耗、较高的注入效率、短沟道效应的较小的易感性和过擦除免疫。由此，分裂栅极闪存单元是更普遍的。例如，逻辑器件包括地址解码器和读出/写入电路。分裂栅极闪存单元和/或逻辑器件通常使用宽范围的不同电压运行。例如，对于分裂栅极闪存单元，擦除电压相对于读出电压通常是相当高的。因此，嵌入式闪存器件可以包括电荷泵以生成不同的电压。电荷泵将电容器用作能量存储器件以生成不同的电压。此外，分裂栅极闪存单元和/或逻辑器件通常用于混合信号片上系统(SOC)应用。在这种应用中，电容器通常用于过滤噪音，以生成时变信号或用于其他混合信号应用。因此，嵌入式闪存器件可以包括用于除了电荷泵以外的目的的电容器。在嵌入式闪存器件内使用的电容器包括多晶硅-绝缘体-多晶硅(PIP)电容器、金属-绝缘体-金属(MIM)电容器和金属-氧化物-金属(MOM)电容器。然而，制造具有前述电容器的嵌入式闪存器件导致增加的成本和复杂的集成工艺。例如，在嵌入式闪存器件的制造期间，前述电容器使用额外的掩模和处理步骤。鉴于以上，本申请针对用于制造带有指状沟槽电容器的分裂栅极闪存单元的方法。此外，本申请针对由方法的实施产生的集成电路。指状沟槽电容器由多晶硅或分裂栅极闪存单元的导电层形成。导电层可以对应于分裂栅极闪存单元的选择栅极或分裂栅极闪存单元的控制栅极。有利地，通过形成带有指状沟槽电容器的分裂栅极闪存单元，降低了成本并且减小了集成复杂度。例如，使用更少的掩模和处理步骤。参照图1A，提供了具有分裂栅极闪存单元102和指状沟槽电容器104的集成电路的一些实施例的截面图100A。例如，集成电路可以是嵌入式闪存器件。分裂栅极闪存单元102和指状沟槽电容器104分别布置在半导本文档来自技高网...

【技术保护点】
一种用于制造集成电路的方法，所述方法包括：提供具有存储单元区和电容器区的半导体衬底，其中，所述电容器区包括一个或多个牺牲浅沟槽隔离(STI)区；对所述一个或多个牺牲STI区实施第一蚀刻以去除所述一个或多个牺牲STI区以及暴露与所述一个或多个牺牲STI区对应的一个或多个沟槽；在作为所述一个或多个沟槽的衬垫的所述半导体衬底的区域内注入掺杂剂；在所述半导体衬底上方形成导电层，并且所述导电层填充所述一个或多个沟槽；对所述导电层实施第二蚀刻以在所述存储单元区上方形成存储单元的控制栅极和选择栅极的一个以及在所述电容器区上方形成指状沟槽电容器的上电极。

【技术特征摘要】
2015.06.25 US 14/750,0711.一种用于制造集成电路的方法，所述方法包括：提供具有存储单元区和电容器区的半导体衬底，其中，所述电容器区包括一个或多个牺牲浅沟槽隔离(STI)区；对所述一个或多个牺牲STI区实施第一蚀刻以去除所述一个或多个牺牲STI区以及暴露与所述一个或多个牺牲STI区对应的一个或多个沟槽；在作为所述一个或多个沟槽的衬垫的所述半导体衬底的区域内注入掺杂剂；在所述半导体衬底上方形成导电层，并且所述导电层填充所述一个或多个沟槽；对所述导电层实施第二蚀刻以在所述存储单元区上方形成存储单元的控制栅极和选择栅极的一个以及在所述电容器区上方形成指状沟槽电容器的上电极。2.根据权利要求1所述的方法，还包括：在注入所述掺杂剂之后，在所述半导体衬底上方形成按顺序堆叠的介电层、所述导电层和硬掩模层，并且所述介电层、所述导电层和所述硬掩模层填充所述一个或多个沟槽；以及对所述硬掩模层、所述导电层和所述介电层实施所述第二蚀刻以在所述存储单元区上方形成存储单元堆叠件以及在所述电容器区上方形成所述指状沟槽电容器，其中，所述存储单元堆叠件包括选择栅极。3.根据权利要求2所述的方法，还包括：形成按顺序堆叠并且作为所述存储单元堆叠件和所述指状沟槽电容器的衬垫的电荷捕获介电层和第二导电层；对所述第二导电层实施第三蚀刻以沿着所述存储单元堆叠件的侧壁形成所述存储单元的控制栅极；以及对所述电荷捕获介电层实施第四蚀刻以去除未由所述控制栅极掩蔽的横向伸展件。4.根据权利要求1所述的方法，还包括：在实施所述第一蚀刻之前，在所述半导体衬底和所述一个或多个牺牲STI区上方形成按顺序堆叠的介电层、第二导电层和硬掩模层；对所述硬掩模层、所述第二导电层和所述介电层实施第三蚀刻以在所述存储单元区上方形成存储单元堆叠件；以及对所述导电层实施所述第二蚀刻以沿着所述存储单元堆叠件的侧壁形成控制栅极。5.根据权利要求4所述的方法，还包括：在所述半导体衬底上方形成电荷捕获...

【专利技术属性】
技术研发人员：庄学理，王驭熊，刘振钦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71