平面型VDMOS器件的制作方法技术

本发明专利技术实施例提供一种平面型VDMOS器件的制作方法。该方法包括：在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层，并在N型外延层中生成P-区和N+源区；对栅氧化层进行光刻、刻蚀处理，以露出P-区和部分N+源区；从露出的P-区的表面向下在不同深度位置分别注入P型杂质；对P型杂质进行驱入处理形成P+区；生成介质层和金属层，以完成平面型VDMOS器件的制作。本发明专利技术实施例可以精确控制深体区即P+区的结深，通过增大深体区结深，以及注入P型杂质增大掺杂浓度，减小了深体区电阻，有效防止寄生三极管导通，提升了平面型VDMOS器件的EAS能力，同时不影响平面型VDMOS器件电性参数。

【技术实现步骤摘要】

本专利技术实施例涉及半导体芯片制造工艺
，尤其涉及一种平面型VDMOS器件的制作方法。
技术介绍
沟槽型垂直双扩散金属氧化物半导体晶体管(VerticalDoubleDiffusionMetalOxideSemiconductor，简称VDMOS)是通过源和体离子注入的纵向扩散距离差来形成沟道，它广泛应用于开关电源和同步整流领域。平面型VDMOS器件有一个重要的参数为单脉冲雪崩能量EAS，定义为单次雪崩状态下器件能够消耗的最大能量。由于平面型VDMOS器件的外延层、体区和源区可等效为一个寄生三极管，当平面型VDMOS器件关断时，若源漏间的反向电流流经体区产生的压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，造成平面型VDMOS器件失效。为了防止平面型VDMOS器件失效，需要防止寄生三极管导通，现有技术主要通过以下两种方式防止寄生三极管导通：1)通过在环区光刻时同时开出管芯内深体区注入窗口，深体区和环区同时注入驱入，此种方式驱入时间较长，可得到较深的深体区结，同时得到较好EAS能力；2)通过多晶刻蚀窗口，或采用侧墙spacer阻挡，做自对准深体区注入。方法1)由于深体区和环区同时光刻形成，并非自对准注入，因此后续步骤会存在和Poly层光刻对位偏移的问题，严重时深体区结会影响到沟道，进而影响平面型VDMOS器件的电性参数；方法2)由于深体区是在源区制作之后形成，因此不能驱入过深，否则会影响到源区和沟道，但较浅的深体区又不能有效提升平面型VDMOS器件的EAS能力。因此，现有技术缺乏一种既不影响平面型VDMOS器件电性参数，又能有效提升平面型VDMOS器件EAS能力的方法。
技术实现思路
本专利技术实施例提供一种平面型VDMOS器件的制作方法，以提升平面型VDMOS器件的EAS能力，同时不影响平面型VDMOS器件电性参数。本专利技术实施例的一个方面是提供一种平面型VDMOS器件的制作方法，包括：在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层，并在所述N型外延层中生成P-区和N+源区；对所述栅氧化层进行光刻、刻蚀处理，以露出所述P-区和部分所述N+源区；从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质；对所述P型杂质进行驱入处理，以使所述P型杂质受热膨胀并与所述P-区中的硅反应，形成P+区；在所述栅氧化层和所述多晶硅层上表面生成介质层，在所述N+源区、所述P+区和所述介质层上表面生成金属层，以完成所述平面型VDMOS器件的制作。本专利技术实施例提供的平面型VDMOS器件的制作方法，通过从P-区的表面向下在不同深度位置分别注入P型杂质，对P型杂质进行驱入处理，以使P型杂质受热膨胀并与P-区中的硅反应，形成P+区，可以精确控制深体区即P+区的结深，通过增大深体区结深，以及注入P型杂质增大掺杂浓度，减小了深体区电阻，有效防止寄生三极管导通，提升了平面型VDMOS器件的EAS能力，同时不影响平面型VDMOS器件电性参数。附图说明图1为本专利技术实施例提供的平面型VDMOS器件的制作方法流程图；图2为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图3为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图4为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图5为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图6为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图7为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图8为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图9为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图。具体实施方式图1为本专利技术实施例提供的平面型VDMOS器件的制作方法流程图；图2为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图3为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图4为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图5为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图6为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图7为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图8为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图；图9为本专利技术实施例提供的平面型VDMOS器件在制作过程中的剖面示意图。本专利技术实施例在提升平面型VDMOS器件的EAS能力的同时不影响其电性参数，提供了平面型VDMOS器件的制作方法，该方法具体步骤如下：步骤S101、在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层，并在所述N型外延层中生成P-区和N+源区；所述在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层，并在所述N型外延层中生成P-区和N+源区包括：在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层；对所述多晶硅层进行光刻、刻蚀处理，以露出所述栅氧化层；透过露出的所述栅氧化层向所述N型外延层注入P型离子，使所述P型离子在所述N型外延层中形成P-区；通过光刻处理在所述P-区中形成N+源区，所述N+源区与露出的所述栅氧化层相邻，并在所述栅氧化层的下方，所述N+源区的宽度小于所述P-区宽度的一半。如图2所示，在N型衬底21的N型外延层22上表面依次生长栅氧化层23和多晶硅层24；如图3所示，对多晶硅层24进行光刻、刻蚀处理，以露出栅氧化层23；如图4所示，透过露出的栅氧化层23向N型外延层22注入P型离子，使所述P型离子在N型外延层22中形成P-区25；如图5所示，通过光刻处理在P-区25中形成N+源区26，N+源区26与露出的栅氧化层23相邻，并在栅氧化层23的下方，N+源区26的宽度小于P-区25宽度的一半。步骤S102、对所述栅氧化层进行光刻、刻蚀处理，以露出所述P-区和部分所述N+源区；如图6所示，对栅氧化层23进行光刻、刻蚀处理，以露出P-区25和部分N+源区26。经过光刻、刻蚀处理后，所述多晶硅层的宽度小于所述栅氧化层的宽度。如图6所示，经过光刻、刻蚀处理后，多晶硅层24的宽度小于栅氧化层23的宽度。步骤S103、从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质；如图7所示，从露出的P-区25的表面向下在不同深度位置分别注入P型杂质27。所述从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质包括：采用高能离子注入方法从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质。不同深度位置处的所述P型杂质浓度相同；或者所述P型杂质的浓度随着深度的增加递减。本专利技术实施例具体采用高能离子注入方法从露出的P-区25的表面向下在不同深度位置分别注入P型杂质27。不同深度位置处的P型杂质27浓度相同；或者P型杂质27的浓度随着深度的增加递减，即从上到下，P型杂质27的浓度递减。P型杂质27具体为硼。步骤S104、对所述P型杂质进行驱入处理，以使所述P型杂质受热膨胀并与所述P-区中的硅反应，形成P+区；对图7中的P型杂质27进行驱入处理，使图7中的P型杂质27受热膨本文档来自技高网...

【技术保护点】
一种平面型VDMOS器件的制作方法，其特征在于，包括：在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层，并在所述N型外延层中生成P‑区和N+源区；对所述栅氧化层进行光刻、刻蚀处理，以露出所述P‑区和部分所述N+源区；从露出的所述P‑区的表面向下在不同深度位置分别注入P型杂质；对所述P型杂质进行驱入处理，以使所述P型杂质受热膨胀并与所述P‑区中的硅反应，形成P+区；在所述栅氧化层和所述多晶硅层上表面生成介质层，在所述N+源区、所述P+区和所述介质层上表面生成金属层，以完成所述平面型VDMOS器件的制作。

【技术特征摘要】
1.一种平面型VDMOS器件的制作方法，其特征在于，包括：在N型衬底的N型外延层上表面依次生长栅氧化层和多晶硅层，并在所述N型外延层中生成P-区和N+源区；对所述栅氧化层进行光刻、刻蚀处理，以露出所述P-区和部分所述N+源区；从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质；对所述P型杂质进行驱入处理，以使所述P型杂质受热膨胀并与所述P-区中的硅反应，形成P+区；在所述栅氧化层和所述多晶硅层上表面生成介质层，在所述N+源区、所述P+区和所述介质层上表面生成金属层，以完成所述平面型VDMOS器件的制作。2.根据权利要求1所述的方法，其特征在于，所述从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质包括：采用高能离子注入方法从露出的所述P-区的表面向下在不同深度位置分别注入P型杂质。3.根据权利要求2所述的方法，其特征在于，不同深度位置处的所述P型杂质浓度相同。4.根据权利要求2所述的方法，...

【专利技术属性】
技术研发人员：赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11