半导体元件的制作方法技术

本发明专利技术公开一种半导体元件的制作方法，其步骤包含：在基底上形成一栅极堆叠结构，其包含一浮动栅、一栅极间介电层、一控制栅、以及一金属层，在栅极堆叠结构上形成一共形衬层，在衬层上覆盖一掩模层，其中掩模层低于金属层使得部分衬层裸露而出，以及进行一氮化步骤将裸露的衬层转化成氮化衬层，使得栅极堆叠结构中至少包含金属层的部分会为氮化衬层所覆盖。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件的制作方法，特别是涉及一种闪存存储器的制作方法。
技术介绍
闪存存储器(Flash)是一种常见的非挥发性存储器，其存储单元可能包含了由通道区所分隔的源极区与漏极区，以及设置在通道区上方的电荷存储结构，其由浮动栅与电荷捕获层等部位所构成，并以一介电质，如氧化物，来与其他元件电性隔绝。举例而言，电荷存储结构与通道区之间一般都会设置穿隧介电质(即栅极氧化层)来彼此隔绝。存储单元的控制栅位于电荷存储结构的上方，其通过一电荷阻挡层(如现有技术中惯称的多晶硅间介电质或栅极间介电质，inter-polydielectric,IPD)与电荷存储结构电性隔绝。如此，电荷存储结构可以设计成浮动栅的形式，使其电性浮动并与上下方的控制栅以及通道区绝缘。为了进一步改善栅极及其互连结构的电性，集成电路制造商开发出使用纯金属层来作为字符线中导电层的技术，如钨金属(tungsten)由于具有便宜、高熔点(约3400℃)等特性，其非常适合用在现今的半导体制作工艺中。然而，使用未反应的钨作为字符线中的导电层会在集成电路制作工艺中产生问题。举例来说，在一般半导体制作工艺中，字符线堆叠结构的图形化后就会进行源极/漏极的再氧化步骤(re-oxidation)，以修复源极/漏极角落区域受损的栅极氧化层并减轻热电子效应。在再氧化步骤期间，从堆叠结构侧壁裸露出来的钨在高温的有氧环境下会被快速地转变成三氧化钨(WO3)。这样钨的氧化现象会造成电性的劣化，如钨氧化物侧向隆起导致字符线与字符线之间彼此桥接，或者是钨导电层变质导致薄膜电阻过高等问题。为了改善上述钨的氧化问题，目前业界一般的作法是在进行再氧化步骤之前先在字符线堆叠结构上覆盖一保护性的衬层，如一层氮化硅，来隔绝钨导电层接触到外界的氧化环境，这样的作法可以避免钨导电层氧化造成电性劣化等问题。然而，尽管上述形成衬层的作法解决了前述现有问题，其又会衍生出其他的问题。举例言之，一般氮化硅衬层需要达到一定的厚度以上(如大于3nm)才能有效地保护钨导电层不受氧化，然而过厚的衬层(如大于2nm)会容易残留在字符线堆叠结构的角落处而与该处裸露出的栅极氧化层接触，如此在后续的低掺杂漏极(lightly-dopeddrain,LDD)灰化步骤中，氮化硅衬层中的氮杂质会渗入并污染栅极氧化层，使得栅极/字符线的电性受到严重的劣化。再者，有些现有的衬层形成方法并不能很融洽地整合到元件制造的标准流程中，例如，衬层的存在有可能导致后续再氧化步骤的不足或变质。是以，现今业界希望能够开发出能融洽地整合到现有存储元件制作工艺中的方法，其期能够顺利地解决前述字符线堆叠结构上钨导电层的氧化问题，并不会影响存储元件原有的电性。
技术实现思路
有鉴于前述现有技术所会遭遇到的问题，本专利技术特以提出了一种新颖的半导体元件制作方法，其特点在于可在现有的制作工艺中针对存储元件栅极堆叠结构中易受氧化的金属层部位强化保护，而不影响到堆叠结构其他部位的性质以及存储元件整体的电性表现。本专利技术一实施例提供一种半导体元件的制作方法，其步骤包含提供一基底、在基底上形成一栅极堆叠结构，其中栅极堆叠结构从基底一侧开始依序包含一浮动栅、一栅极间介电层、一控制栅、以及一金属层、在基底与栅极堆叠结构上共形地形成一衬层、在衬层上形成一掩模层，其中掩模层的顶面低于金属层，使得部分衬层裸露而出、以及进行一氮化步骤将裸露出的衬层转化成一氮化衬层，使得栅极堆叠结构中至少包含金属层的部分会为氮化衬层所覆盖。无疑地，本专利技术的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后将变得更为显见。附图说明图1-图7为本专利技术实施例一半导体元件制作流程的截面示意图。符号说明100基底101穿隧介电层102衬层102a薄化衬层103掩模层104氮化衬层105氧化衬层106氧化层107氧化衬层110栅极堆叠结构112浮动栅113栅极间介电层114控制栅115金属层116硬掩模层具体实施方式本专利技术揭露了一种形成半导体元件、存储单元以及/或存储器阵列等结构的方法，其特点在于在裸露的导电质表面形成一衬层，并对一预定水平高度以上的该衬层进行一氮化处理使其改质。氮化处理后的衬层可在后续制作工艺期间提供导电质良好的保护效果，例如避免裸露的导电质氧化，而预定水平高度以下的衬层则可以加以薄化或移除，以避免其妨碍到常规制作工艺的进行或是影响到元件的电性。文中使用的“氧化”一词可以代表半导体结构在氧自由基存在的环境下受热的行为，例如一临场蒸气生成制作工艺(in-situsteamgeneration,ISSG)，但不限于此。文中使用的“氮化衬层”一词指的是从衬层衍生出的材质，相较于原始的衬层，其材质具有大量的氮成分，或者是其氮成分相对较多。文中使用的“基底”一词，其代表且包含了那些让半导体元件或存储单元等组成物形成在其上的基材或构体。此基底可为一种半导体基底、一种形成在支撑结构上的半导体基材、或是一种金属电极、或是一种其上形成有一或多个材料、结构、区域的半导体基底。此基底可为传统的硅基底或是含有半导体材料的块材。此处所称的“基底”一词不只代表了传统的硅晶片，其也包含了绝缘层覆硅基底(silicon-on-insulator,SOI)，如硅蓝宝石基底(silicon-on-sapphire,SOS)、硅玻璃基底(silicon-on-glass,SOG)、硅底材上的硅外延层，或是其他的半导体或光电材质，如硅锗(SiGe)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)、磷化铟(InP)等材料。再者，当下文描述中使用“基底”一词时，其可代表所有先前制作工艺阶段已经形成在该半导体基材之上或之中的材料、区域、或接点等。文中关于空间或方位上的用词，如“下方”、“之下”、“较低/低于”、“底”、“上方”、“之上”、“较高/高于”、“顶”、“前”、“后”、“左”、“右”等词，其用来便于描述附图中所绘示的组成元件或特征之间的相对关系。除非有特别加以指明，不然这些空间上的用词都意欲含括图中所绘示以外的其他方位或位向。举例言之，假使图中的物件被反过来，原本被描述成位于某其他元件“下方”或“之下”的元件会变成位于该其他元件“上方”或“之上”。故此，视该用词的前后文义而定，对本领域的一般技术人士而言，“下方”一词可能会同时含括了“上方”与“下方”的方位。文中的物件也可能以其他方式来定位(如转九十度或反向等)，而文中使用的这类空间相关的描述词也以此来释义。当文中指出某元件位于另一元件“上”或“上方”时，其代表且包含了该元件直接位于该另一元件正上方、相邻、之下、或是与该另一元件直接接触等含意，其也包含了该元件并非直接位于该另一元件正上方、相邻、之下、或是与该另一元件直接接触等含意。相反地，当某元件被描述成直接位于该另一元件上时，不会有任何其他元件介于其间。除非文中有特别加以指出，不然文中所描述的材料都可以任何合适的技术来形成，如旋涂法、刮涂法、浸涂法、毯覆式刮涂法、化学气相沉积(CVD)、原子层沉积法(ALD)、以及物理气相沉积法(PVD)等，但不限于此。或者，材料可以在当前制作工艺中(in-situ)直接生长。视所欲形成的特定材料而定，本本文档来自技高网...

【技术保护点】
一种半导体元件的制作方法，包含：提供一基底；在该基底上形成一栅极堆叠结构，该栅极堆叠结构从靠近该基底的一侧开始依序包含浮动栅、栅极间介电层、控制栅、以及金属层；在该基底与该栅极堆叠结构上共形地形成一衬层；在该衬层上形成一掩模层，其中该掩模层的顶面低于该栅极堆叠结构的该金属层，使得部分的该衬层裸露而出；以及进行一氮化步骤，将裸露出的该衬层转化成一氮化衬层，使得该栅极堆叠结构中至少包含该金属层的部分会为该氮化衬层所覆盖。

【技术特征摘要】
2015.05.14 TW 1041153651.一种半导体元件的制作方法，包含：提供一基底；在该基底上形成一栅极堆叠结构，该栅极堆叠结构从靠近该基底的一侧开始依序包含浮动栅、栅极间介电层、控制栅、以及金属层；在该基底与该栅极堆叠结构上共形地形成一衬层；在该衬层上形成一掩模层，其中该掩模层的顶面低于该栅极堆叠结构的该金属层，使得部分的该衬层裸露而出；以及进行一氮化步骤，将裸露出的该衬层转化成一氮化衬层，使得该栅极堆叠结构中至少包含该金属层的部分会为该氮化衬层所覆盖。2.如权利要求1所述的半导体元件的制作方法，其中形成该掩模层的步骤还包含对该掩模层进行一回蚀制作工艺，使得该掩模层的顶面低于该栅极堆叠结构的该金属层并让部分的该衬层裸露而出。3.如权利要求1所述的半导体元件的制作方法，还包含：在该氮化步骤后将该掩模层完全移除，以裸露出剩余的该衬层；...

【专利技术属性】
技术研发人员：杨文忠，尹德源，王思婷，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71