鳍式场效应晶体管（FINFET）器件结构及其形成方法技术

本发明专利技术提供了鳍式场效应晶体管(FinFET)器件结构及其形成方法。鳍式场效应晶体管(FinFET)器件结构包括在衬底上方形成的鳍结构和横越在鳍结构上方的栅极结构。该栅极结构包括栅电极层，所述栅电极层包括鳍结构之上的上部和鳍结构之下的下部。该上部具有第一宽度的顶面，该下部具有第二宽度的底面，并且第一宽度大于第二宽度。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年7月2日提交的标题为“鳍式场效应晶体管(FinFET)器件结构及其形成方法”的美国临时申请第62/188,028号的权益，其全部内容结合于此作为参考。本申请涉及以下共同未决共同受让的美国专利申请：2015年11月16日提交的标题为“鳍式场效应晶体管(FinFET)器件结构及其形成方法”的序列号为14/942,491的申请，其全部内容结合于此作为参考。(申请人案卷号P20150484US00)
本专利技术的实施例涉及集成电路器件，更具体地，涉及鳍式场效应晶体管(FinFET)器件结构及其形成方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造许多集成电路，并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。例如，通常以多管芯模块或其它类型的封装分别封装单独的管芯。随着半导体工业在追求更高的器件密度、更好的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET由从衬底延伸的薄且垂直的“鳍”(或鳍结构)制造。在这个垂直鳍中形成FinFET的沟道。在鳍上方提供栅极结构。FinFET的优势可以包括减小短沟道效应和提供更高的电流。虽然现有的FinFET器件和制造FinFET器件的方法对于它们的预期目的通常已经足够，但是它们不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；以及栅极结构，横越在所述鳍结构上方，其中，所述栅极结构包括栅电极层，所述栅电极层包括所述鳍结构之上的上部和所述鳍结构之下的下部，所述上部具有第一宽度的顶面，并且所述下部具有第二宽度的底面，并且所述第一宽度大于所述第二宽度。本专利技术的另一实施例提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；隔离结构，形成在所述衬底上方，其中，部分所述鳍结构嵌入在所述隔离结构内；以及第一栅极结构，横越在所述鳍结构上方，其中，部分所述第一栅极结构形成在所述隔离结构上方，其中，所述第一栅极结构包括第一栅电极层，所述第一栅电极层包括所述鳍结构之上的上部和所述鳍结构之下的下部，所述上部具有垂直的侧壁，以及所述下部具有倾斜的侧壁。本专利技术的又一实施例提供了一种用于形成鳍式场效应晶体管(FinFET)器件结构的方法，包括：在衬底上方形成鳍结构；在所述衬底上方形成隔离结构，其中，部分所述鳍结构嵌入在所述隔离结构内；以及在所述鳍结构和所述隔离结构上方形成栅极结构，其中，所述栅极结构包括栅电极层，所述栅电极层包括所述鳍结构之上的上部和所述鳍结构之下的下部，所述上部具有第一宽度的顶面，所述下部具有第二宽度的底面，并且所述第一宽度大于所述第二宽度。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构的立体表示。图2A至图2M示出了根据本专利技术的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的各个阶段的截面表示。图3示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构的顶视图。图4A至图4F示出了根据一些实施例的形成FinFET器件结构的各个阶段的截面表示。图4D’示出了根据本专利技术的一些实施例的图4D的区域A的放大表示。图5A至图5C示出了根据本专利技术的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的各个阶段的截面表示。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。描述了实施例的一些变化。贯穿各个视图和示例性实施例，相同的参考标号用于指定相同的元件。应该理解，可以在方法之前、期间和之后提供额外的操作，并且对于方法的其它实施例，可以代替或消除所描述的一些操作。提供了用于形成鳍式场效应晶体管(FinFET)器件结构的实施例。图1示出了根据本专利技术的一些实施例的鳍式场效应晶体管(FinFET)器件结构100的立体表示。参照图1，提供了衬底102。衬底102可以由硅或其它半导体材料制成。可选地或额外地，衬底102可以包括诸如锗的其它元素半导体材料。在一些实施例中，衬底102由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中，衬底102由诸如硅锗、碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。在一些实施例中，衬底102包括外延层。例如，衬底102具有位于块状半导体上面的外延层。FinFET器件结构100也包括从衬底102延伸的一个或多个鳍结构104(例如，Si鳍)。鳍结构104可以可选择地包括锗。可以通过使用诸如光刻和蚀刻工艺的合适的工艺形成鳍结构104。在一些实施例中，使用干蚀刻或等离子体工艺从衬底102蚀刻鳍结构104。诸如浅沟槽隔离(STI)结构的隔离结构108形成为围绕鳍结构104。在一些实施例中，如图1所示，鳍结构104的下部由隔离结构108围绕，并且隔离结构104的上部突出于隔离结构108。换句话说，部分鳍结构104嵌入在隔离结构108内。隔离结构108防止了电干扰或电串扰。FinFET器件结构100还包括栅极堆叠结构，该栅极堆叠结构包括栅电极层144和栅极介电层142。在鳍结构104的中心部分上方形成栅极堆叠结构。在一些实施例中，在鳍结构104上方形成多个栅极堆叠结构。例如，覆盖层、界面层、间隔件元件和/或其它合适的部件的许多其它的层也可以存在于栅极结构中。栅极介电层142可以包括诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的介电材料或它们的组合的介电材料。高k介电材料的实例包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆等或它们的组合。栅电极层144可以包括多晶硅或金属。该金属包括氮化钽(TaN)、硅化镍(NiSi)、硅化钴(CoSi)、钼(Mo)、铜(Cu)、钨(W)、铝(Al)、钴(Co)、锆(Zr)、铂(Pt)或其它适用的材料。可以在后栅极工艺(或栅极置换工艺)中形成栅电极层144。在一些实施例中，栅极堆叠结构包括诸如界面层、覆盖层、扩散/阻挡层或其它适用的层的额外层。鳍结构104包括由栅电极层144和栅极介电层142围绕或包裹的沟本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；以及栅极结构，横越在所述鳍结构上方，其中，所述栅极结构包括栅电极层，所述栅电极层包括所述鳍结构之上的上部和所述鳍结构之下的下部，所述上部具有第一宽度的顶面，并且所述下部具有第二宽度的底面，并且所述第一宽度大于所述第二宽度。

【技术特征摘要】
2015.07.02 US 62/188,028;2015.11.16 US 14/942,5801.一种鳍式场效应晶体管(FinFET)器件结构，包括：鳍结构，形成在衬底上方；以及栅极结构，横越在所述鳍结构上方，其中，所述栅极结构包括栅电极层，所述栅电极层包括所述鳍结构之上的上部和所述鳍结构之下的下部，所述上部具有第一宽度的顶面，并且所述下部具有第二宽度的底面，并且所述第一宽度大于所述第二宽度。2.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，在所述上部和所述下部之间形成虚拟界面，并且所述虚拟界面具有第三宽度，并且所述第三宽度小于或等于所述第二宽度。3.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述虚拟界面与所述鳍结构的顶面基本齐平。4.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述栅电极层的所述上部具有垂直的侧壁。5.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述栅电极层的所述下部具有梯形形状。6.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述栅电极层的所述上部具有第一高度，并且所述栅电极层的所...

【专利技术属性】
技术研发人员：陈建颖，张家玮，廖家阳，杨柏峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71