电路与形成该电路的方法技术

本发明专利技术公开了一种电路与形成该电路的方法，其中描述的形成电路的方法包括：于基板上利用半导体材料形成半导体材料层，以及形成层间导体接触半导体材料层。此半导体材料层可为薄膜层。于位于半导体材料层之上的层间绝缘体之中刻蚀开口，以于半导体材料层上暴露落着区。由开口所暴露的半导体材料通过于该开口中添加半导体材料来增加厚度。添加半导体材料的工艺可包括毯覆沉积，或仅在落着区中选择性成长。反应前驱物，例如金属硅化物前驱物，于开口中的落着区上沉积。促使前驱物与半导体的反应。于开口中形成层间导体。

【技术实现步骤摘要】

本专利技术是有关于三维集成电路，特别是提供层间导体(interlayerconductors)以增加元件中电路的层数。
技术介绍
于高密度集成电路的发展中，创造出了具有薄膜通道与其他纳米尺度厚度结构的晶体管结构。举例而言，包括多个有源层的三维集成电路，在此三维集成电路中，半导体薄膜层是被配置来作为有源元件，例如逻辑晶体管(logictransistor)、开关晶体管(switchingtransistor)以及存储晶体管(memorytransistor)。在某些种类的三维存储器集成电路中，存储器阵列包括了存储单元的二维阵列的叠层。叠层中的有源层可包括位线或字线，举例而言，必须连接至外部电路(peripheralcircuits)，例如译码器(decoder)、感测放大器(senseamplifier)等等。在某些配置中，有源层的连接方式是借着由自每个有源层延伸至布线层(routinglayer)的层间连接器来进行。其中，层间连接器可例如是覆于二维阵列叠层之上的图案化金属层。图案化金属层可用来在存储器阵列与适当的外部电路之间传输讯号与偏压。相似的讯号布线结构可用于其他种类的三维集成电路。在这些元件的制造过程中，重要的步骤包括了制作仅接触一层有源层，或仅接触所要接触的多个有源层，且可与纳米尺度薄膜成功接触的层间导体。因此有需要提供一种制造技术，用来在制造可接触薄膜有源层的层间导体时，提升可靠度以及制造毛利(manufacturingmargin)。
技术实现思路
本专利技术是描述一种技术，此技术可改善与薄层半导体层所形成的接触。本专利技术是描述一种形成电路的方法，此方法包括于基板上利用半导体材料形成半导体材料层。此半导体层可为例如具有小于20纳米厚度的硅薄膜层。此方法包括于半导体材料层之上形成层间绝缘层。于层间绝缘体中刻蚀开口，以于半导体材料层上暴露落着区(landingarea)。由开口所暴露的半导体材料通过于该开口中添加半导体材料来增加厚度。添加半导体材料的工艺可包括毯覆沉积(blanketdeposition)，或仅在落着区中选择性成长。此工艺包括至少于开口中的落着区上沉积反应前驱物(reactionprecursor)。反应前驱物可为用来与硅薄膜层接触的金属硅化物(silicide)前驱物。此工艺也包括促使前驱物与半导体材料于开口中进行反应。于开口中形成与反应产物接触的层间导体。举例而言，可用钨来形成硅薄膜层与层间导体，反应前驱物可包括钛(titanium)与氮化钛(titaniumnitride)的多层组合。此些用来作为金属硅化物前驱物以与硅反应形成金属硅化物的材料，也用来作为层间导体形成时的黏着剂与势垒材料。包括金属硅化物前驱物的材料可于落着区中形成金属硅化物。此处所描述的技术是配置来与薄膜半导体薄层形成接触。其中，薄膜半导体层是逻辑晶体管、开关晶体管、存储晶体管以及内联机(interconnects)的一部分。本专利技术的其他方面以及优点，可由图式及以下的详细叙述来理解。附图说明图1绘示与薄膜半导体层接触的层间导体的简化剖面图。其中，此薄膜半导体层具有因结块现象(agglomeration)作用所产生的空穴(void)。图2为与薄膜半导体层接触的层间导体的穿透式电子显微镜(transmissionelectronmicroscope,TEM)影像，其显示了因结块现象所产生的空穴。图3至图10是绘示形成如本文所描述的与薄膜半导体层接触的层间导体的各阶段结构剖面图。图11至图16绘示形成如本文所描述的薄膜半导体层的层间导体接触的替代工艺中的各阶段结构剖面图。图17至图19是绘示形成包括如本文所描述的层间导体的阶梯状接触(stairstepcontact)的各阶段结构剖面图。图20是绘示如本文所描述的集成电路的简化方块流程图，此集成电路包括作为位于薄膜半导体层上用来作为接触的加厚落着区。【符号说明】10、50、100：半导体层11、51、101：绝缘层12、32、34：薄膜硅层13：层间绝缘体14：氮化硅层15、54、75、115：材质层16、36、80、130、272：层间导体18A、18B：区域20：区域30：空穴33：绝缘体52：薄膜层53、103、246：层间介电层56：栅极结构57：区域58：栅极介电层60：落着区65：侧壁势垒材料66、68：区域67：半导体材料层70、120：光刻胶层71、121：掺质77、118：区域81、82、131、132：连接器85、125：上表面102：薄膜半导体层105：势垒层110：区域206.1～206.8：薄膜多晶硅层240：内衬256.1～256.8：增厚区域264、266、268：开口286.1～286.8：区域905、930：总线910：控制逻辑920：区块940、950、970：译码器945：串行选择线/接地选择线955：字线960：存储器阵列965：全局字线975、985：数据线980：写入缓冲电路990：多层数据缓冲区991：输入/输出电路993：数据途径具体实施方式本文提供本专利技术的实施例的详细描述，并参照图式图1至图20。图1为一简化方块透视图，绘示了于形成接触至薄膜半导体层时可能遇到的问题。如本文所用的薄膜半导体层为具有厚度小于20纳米的半导体层。图1所示的结构包括半导体层10，例如位于单晶半导体芯片(chip)或晶圆(wafer)之上，或者是位于其他种类的结构基板(structuralsubstrate)上的半导体层。绝缘层11覆于半导体层10之上。薄膜硅层12覆于绝缘层11之上。层间绝缘体13覆盖在薄膜硅层12之上。层间导体16，例如钨插塞(tungstenplug)，配置在形成于层间绝缘体13中的开口内。于所绘示的结构中，工艺包括于层间绝缘体13之上形成氮化硅层14。其中，层间绝缘体13包括位于开口侧壁上的间隙壁(spacer)，用来作为层间绝缘体13与层间导体16之间的势垒层(barrierlayer)。并且，用来形成钨插塞的材质层15可包括钛与氮化钛以用来作为开口的内衬，并为整体结构提供黏着与势垒的功能。此些材料也包括金属硅化物前驱物，至少包括钛。图1中的区域20代表金属硅化物，也许还包括由材质层15中的前驱物材料(以及层间导体16中可能有的潜在材料)与薄膜硅层12反应而形成的其他化合物。于一些工艺当中，此结构在形成层间导体16，例如钨插塞，之前会进行退火(anneal)，以在区域20中进行反应而生成金属硅化物与其他材料。而且，在一些工艺当中，可于开口形成之后执行注入工艺以增加薄膜硅层12于接触区中的掺杂浓度。在薄膜硅层12中的硅与材质层15中的材料所进行的反应中，薄膜硅层12是作为硅的来源。此反应可造成硅与其他反应物于区域20中的迁移(migration)与结块现象，其中结块现象是由薄膜硅层12中的硅所供应。当薄膜硅层12非常薄时，可以使来自于围绕层间导体16的落着区的区域，如图上所标示的区域18A与区域18B，产生硅的迁移。硅的迁移可于薄膜硅层12中产生空穴，或者是增加薄膜硅层12的片电阻(sheetresistance)。图2为层间导体36的穿透式电子显光刻像。其中，层本文档来自技高网...

【技术保护点】
一种形成电路的方法，包括：于一基板上利用一半导体材料形成一半导体材料层；于该半导体材料层之上形成一层间绝缘体；于该层间绝缘体之中刻蚀一开口，以于该半导体材料层上暴露一落着区；添加该半导体材料于该开口中，以增加该开口中的该半导体材料层的厚度；于该开口中的该落着区上沉积一反应前驱物，以使该半导体材料与该反应前驱物于该开口中产生一反应；以及于该开口中形成一层间导体。

【技术特征摘要】
1.一种形成电路的方法，包括：于一基板上利用一半导体材料形成一半导体材料层；于该半导体材料层之上形成一层间绝缘体；于该层间绝缘体之中刻蚀一开口，以于该半导体材料层上暴露一落着区；添加该半导体材料于该开口中，以增加该开口中的该半导体材料层的厚度；于该开口中的该落着区上沉积一反应前驱物，以使该半导体材料与该反应前驱物于该开口中产生一反应；以及于该开口中形成一层间导体。2.根据权利要求1所述的方法，其中形成该层间导体的步骤包括于该反应之后沉积一导体材料以填充该开口。3.根据权利要求1所述的方法，其中添加该半导体材料的步骤包括沉积该半导体材料以形成一内衬层，至少于该落着区中用来作为该开口的内衬。4.根据权利要求1所述的方法，其中添加该半导体材料的步骤包括使该半导体材料于该开口区中进行一外延成长。5.根据权利要求1所述的方法，其中该半导体材料为硅。6.根据权利要求1所述的方法，其中该反应前驱物包括一金属硅化物前驱物。7.根据权利要求6所述的方法，其中该金属硅化物前驱物包括钛。8.根据权利要求6所述的方法，其中该金属硅化物前驱物包括钴。9.根据权利要求1所述的方法，其中该层间导体包括钨。10.根据权利要求1所述的方法，其中该层间导体包括铜。11.根据权利要求1所述的方法，其中由该开口暴露的该落着区具有一最大宽度，该最大宽度为包括该落着区的该半导体材料层的厚度的至少一倍。12.根据权利要求1所述的方法，更包括：形成一薄膜晶体管于该基板上，该薄膜晶体管包括一半导体材料条带，该半导体材料条带包括该薄膜晶体管的一通道区域及一延伸部，该...

【专利技术属性】
技术研发人员：邱家荣，江昱维，叶腾豪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71