半导体元件及制造方法技术

本发明专利技术涉及半导体元件及制造方法。更具体的，本发明专利技术提供一种半导体元件及使用半导体鳍片制造半导体元件的方法。在实施例中，从衬底形成所述鳍片，覆盖所述鳍片的中间区段，且接着移除所述鳍片的在所述中间区段的两侧上的部分。接着执行一系列布植，且形成栅极介电质及栅极电极以从所述鳍片形成隧穿场效应晶体管。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体的，涉及半导体元件及制造方法。
技术介绍
金属氧化物半导体(MOS)元件是集成电路的关键组件。取决于栅极电压Vg及源极-漏极电压Vds，MOS元件可能在三个区中起作用：线性区、饱和区及亚阈值区。亚阈值区是其中Vg小于阈值电压Vt的区。被称为亚阈值摆幅(SS)的参数表示将晶体管电流切断的容易度，且因此是确定MOS元件的速度的重要因素。亚阈值摆幅可以表达为函数m×kT/q，其中m是与电容有关的参数。典型的MOS元件的亚阈值摆幅具有在室温下大约60毫伏/倍频程(kT/q)的限制，其又设定用来进一步按比例调整操作电压VDD及阈值电压Vt的限制。此限制是归因于载流子的扩散输送机构。出于这个原因，现存的MOS元件通常不能够在室温下比60毫伏/倍频程更快地切换。60毫伏/倍频程亚阈值摆幅限制也适用于绝缘体上硅(SOI)元件上的FinFET或超薄主体MOSFET。然而，即使具有对通道的较好栅极控制，SOI上的超薄主体MOSFET或FinFET仍然仅仅能达成接近但是不低于60毫伏/倍频程的限制。在具有此限制的情况下，不能够达成在用于未来纳米元件的低操作电压下的较快切换。为了解决上文论述的问题，已研究出隧道场效应晶体管(TFET)。TFET可以通过改变载流子注入机构来改良这些参数中的两个参数。在MOSFET中，SS受到载流子在源极到通道障壁上方的扩散限制，其中注入电流与kT/q成比例。因此，在室温下，SS为60毫伏/倍频程。在TFET中，通过自源极的价带到通道的导电带的带间隧穿来调控注入。因此，可以达成低得多的亚阈值摆幅。因为TFET常常被设计成具有p-i-n二极管配置，所以达成低得多的泄漏电流。并且，TFET对在MOSFET上常见的短通道效应具有更大抵抗力。
技术实现思路
根据本专利技术一实施例的制造半导体元件的方法包括：从半导体衬底形成鳍片；从鳍片的第一拐角区移除第一区段；从鳍片的第二拐角区移除第二区段，其中第二区段在鳍片的与第一区段相对的侧上；布植第一掺杂物以在鳍片内形成第一源极/漏极区；以及布植第二掺杂物以在鳍片内形成与第一源极/漏极区物理接触的第二源极/漏极区，其中与第一源极/漏极区相比，第二源极/漏极区具有相反导电性。根据本专利技术另一实施例的制造半导体元件的方法，其中从鳍片的第一拐角区移除第一区段进一步包括：在从鳍片的第一拐角区移除第一区段之前使第一区段非晶化；以及蚀刻第一区段；其中使第一区段非晶化进一步包括将非晶化掺杂物布植到第一区段中；其中从鳍片的第二拐角区移除第二区段进一步包括：在从鳍片的第二拐角区移除第二区段之前使第二区段非晶化；以及蚀刻第二区段。其中使第二区段非晶化进一步包括将非晶化掺杂物布植到第二区段中。其进一步包括：在从鳍片的第一拐角区移除第一区段之前将第一虚拟栅极材料放置在鳍片上方；以及在布植第二掺杂物之后用栅极电极替换第一虚拟栅极材料。其中半导体元件为隧穿场效应晶体管。根据本专利技术又一实施例的制造半导体元件的方法包括：使用经图案化掩模从半导体衬底图案化鳍片，鳍片包括：中间区段；在中间区段的第一侧上的第一部分及第二部分；在中间区段的与第一侧相对的第二侧上的第三部分及第四部分，其中第一部分、中间区段及第四部分共享鳍片的一侧；将第一离子布植到第一部分中；移除第一部分；将第二离子布植到第三部分中；移除第三部分；将第三离子及第四离子布植到中间区段中，其中第三离子具有第一导电性且第四离子具有不同于第一导电性的第二导电性；以及邻近于中间区段而形成栅极电极。根据本专利技术又一实施例的制造半导体元件的方法，其中第一离子为非晶化离子。根据本专利技术又一实施例还提供半导体元件，其包括：在衬底上方的具有第一宽度的半导体中间鳍片区段；在半导体中间鳍片区段的第一部分内的具有第一导电性的第一掺杂物；在半导体中间鳍片区段的第二部分内的具有与第一导电性相反的第二导电性的第二掺杂物，其中第一部分与第二部分彼此物理接触；第一扩充区，其与第一部分物理接触且延伸远离半导体中间鳍片区段，其中第一扩充区具有小于第一宽度的第二宽度；在第一扩充区内的具有第一导电性的第三掺杂物；第二扩充区，其与第二部分物理接触且相比第一扩充区在相反方向上延伸，其中第二扩充区具有小于第一宽度的第三宽度；以及在第二扩充区内的具有第二导电性的第四掺杂物。附图说明当结合附图阅读时，从以下详细描述最好地理解本专利技术的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，为了论述清楚起见，可以任意增加或减小各种特征的尺寸。图1A到1B说明根据一些实施例的从衬底形成的鳍片。图2A到2B说明根据一些实施例的第一布植工艺。图3A到3B说明根据一些实施例的鳍片的第一区段的移除。图4A到4B说明根据一些实施例的第二布植工艺。图5A到5B说明根据一些实施例的第三布植工艺。图6A到6B说明根据一些实施例的鳍片的第三区段的移除及第四布植工艺。图7说明根据一些实施例的间隔物的形成。图8说明根据一些实施例的第一层间介电质的形成。图9A到9B说明根据一些实施例的虚拟栅极材料的移除。图10A到10B说明根据一些实施例的第五布植工艺及第六布植工艺。图11A到11B说明根据一些实施例的栅极介电质及栅极电极的形成。图12A到12B说明根据一些实施例的平坦化工艺。图13说明根据一些实施例的隧道场效应晶体管。图14A到14B说明根据一些实施例的到栅极电极的接触件的形成。图15A到15B说明根据一些实施例的鳍片的无布植中间区段。图16A到16B说明根据一些实施例的鳍片中的第一材料及第二材料。图17A到17B说明根据一些实施例的第一区段的移除。图18A到18B说明根据一些实施例的第二区段的移除。具体实施方式以下揭示内容提供用于实施本专利技术的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本专利技术。当然，这些组件及布置仅为实例且并不意欲进行限制。例如，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征及第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征及第二特征可不直接接触的实施例。另外，本专利技术可以在各种实例中重复参考标号及/或字母。此重复是出于简化及清楚的目的，且本身并不指定所论述的各种实施例及/或配置之间的关系。此外，为易于描述，可以使用例如「在…下方」、「在之下」、「下部」、「在之上」、「上部」和其类似者等的空间相对术语，以描述如图中所说明的一个元件或特征相对于另一元件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的元件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。现在参看图1A到1B，其中图1B为贯穿线1B-1B'的图1A的横截面图，说明了形成为鳍片103的半导体衬底101。在实施例中，半导体衬底101可以包括例如III-V材料(例如，砷化镓、砷化铟等等)、块状硅(掺杂或无掺杂)、锗，或绝缘体上半导体(SOI)衬底的活性层。一般来说，SOI衬底包括形成于绝缘层上的半导体材料层，例如硅。绝缘层可以为例如内埋氧化物(BOX)或氧化硅层。本文档来自技高网...

【技术保护点】
一种制造半导体元件的方法，所述方法包括：从半导体衬底形成鳍片；从所述鳍片的第一拐角区移除第一区段；从所述鳍片的第二拐角区移除第二区段，其中所述第二区段在所述鳍片的与所述第一区段相对的侧上；布植第一掺杂物以在所述鳍片内形成第一源极/漏极区；以及布植第二掺杂物以在所述鳍片内形成与所述第一源极/漏极区物理接触的第二源极/漏极区，其中与所述第一源极/漏极区相比，所述第二源极/漏极区具有相反导电性。

【技术特征摘要】
2015.06.30 US 14/755,1561.一种制造半导体元件的方法，所述方法包括：从半导体衬底形成鳍片；从所述鳍片的第一拐角区移除第一区段；从所述鳍片的第二拐角区移除第二区段，其中所述第二区段在所述鳍片的与所述第一区段相对的侧上；布植第一掺杂物以在所述鳍片内形成第一源极/漏极区；以及布植第二掺杂物以在所述鳍片内形成与所述第一源极/漏极区物理接触的第二源极/漏极区，其中与所述第一源极/漏极区相比，所述第二源极/漏极区具有相反导电性。2.根据权利要求1所述的方法，其中所述从所述鳍片的所述第一拐角区移除所述第一区段进一步包括：在从所述鳍片的所述第一拐角区移除所述第一区段之前使所述第一区段非晶化；以及蚀刻所述第一区段。3.根据权利要求2所述的方法，其中所述使所述第一区段非晶化进一步包括将非晶化掺杂物布植到所述第一区段中。4.根据权利要求2所述的方法，其中所述从所述鳍片的所述第二拐角区移除所述第二区段进一步包括：在从所述鳍片的所述第二拐角区移除所述第二区段之前使所述第二区段非晶化；以及蚀刻所述第二区段。5.根据权利要求4所述的方法，其中所述使所述第二区段非晶化进一步包括将非晶化掺杂物布植到所述第二区段中。6.根据权利要求1所述的方法，其进一步包括：在所述从所述鳍片的所述第一拐角区移除所述第一区段之前将第一虚拟栅极材料放置在所述鳍片上方；以及在所述布植所述第二掺杂物之后用栅极电极替换所述第一虚拟栅极材料。7.根据权利要...

【专利技术属性】
技术研发人员：布莱戴恩·杜瑞兹，阿尔杨·阿法赖恩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71